Loginių schemų struktūros analizė. VHDL loginių schemų kelių skaičiavimas. Kelių pasiskirstymas schemos realizacijose. Fiktyvių kelių ieškojimas /
Translation of Title
Structure analysis of combinational logic circuit. Calculating pathways in VHDL combinational logic circuits.Comparing pathways of realizations. Counting the number of fictional pathways in every realization.