| Title | Verilog kalbos sintezuojamų kostrukcijų atvaizdavimas SystemC kalboje / |
|---|---|
| Translation of Title | Converting Verilog syntheziable constructs to SystemC. |
| Authors | Dirsė, Žygimantas |
| Full Text |
|
| Pages | 61 |
| Type | Master thesis |
| Language | Lithuanian |
| Publication date | 2005 |