



KAUNO TECHNOLOGIJOS UNIVERSITETAS
ELEKTROS IR ELEKTRONIKOS FAKULTETAS

Vytautas Daunoras

**LAIKO INTERVALŲ MATUOKLIŲ, REALIZUOJAMŲ
PROGRAMUOJAMA LOGIKA, CHARAKTERISTIKŲ TYRIMAS**

Baigiamasis magistro projektas

Vadovas
Prof. dr. Žilvinas Nakutis

KAUNAS, 2016

KAUNO TECHNOLOGIJOS UNIVERSITETAS
ELEKTROS IR ELEKTRONIKOS. FAKULTETAS
ELEKTRONIKOS INŽINERIJOS KATEDRA

**LAIKO INTERVALŲ MATUOKLIŲ, REALIZUOJAMŲ
PROGRAMUOJAMA LOGIKA, CHARAKTERISTIKŲ TYRIMAS**

Baigiamasis magistro projektas
Įterptinės sistemos (621H61004)

Vadovas

Prof. dr. Žilvinas Nakutis

Recenzentas

Prof. dr. Darius Gailius

Projektą atliko

Vytautas Daunoras

KAUNAS, 2016



KAUNO TECHNOLOGIJOS UNIVERSITETAS

Elektros ir elektronikos

(Fakultetas)

Vytautas Daunoras

(Studento vardas, pavardė)

Įterptinės sistemos, 621H61004

(Studijų programos pavadinimas, kodas)

Baigiamojo projekto „Laiko intervalų matuoklių, realizuojamų programuojama logika, charakteristikų tyrimas“

AKADEMINIO SAŽININGUMO DEKLARACIJA

20 16 m. Birželio 03 d.
Kaunas

Patvirtinu, kad mano **Vytauto Daunoro** baigiamasis projektas tema „Laiko intervalų matuoklių, realizuojamų programuojama logika, charakteristikų tyrimas“ yra parašytas visiškai savarankiškai, o visi pateikti duomenys ar tyrimų rezultatai yra teisingi ir gauti sąžiningai. Šiame darbe nei viena dalis nėra plagijuota nuo jokių spausdintinių ar internetinių šaltinių, visos kitų šaltinių tiesioginės ir netiesioginės citatos nurodytos literatūros nuorodose. Įstatymų nenumatytų piniginių sumų už šį darbą niekam nesu mokėjęs.

Aš suprantu, kad išaiškėjus nesąžiningumo faktui, man bus taikomos nuobaudos, remiantis Kauno technologijos universitete galiojančia tvarka.

(vardą ir pavardę įrašyti ranka)

(parašas)

Daunoras, V. Laiko intervalų matuoklių, realizuojamų programuojama logika, charakteristikų tyrimas. Elektronikos inžinerijos magistro baigiamasis projektas / vadovas prof. dr. Žilvinas Nakutis; Kauno technologijos universitetas, Elektros ir elektronikos fakultetas, Elektronikos inžinerijos katedra.

Kaunas, 2016. 60 psl.

SANTRAUKA

Laiko intervalų matavimas yra klasikinis elektrinių matavimų uždavinys. Tačiau siekiant aukštos skiriamosios gebos ir mažų energetinių sąnaudų, šio uždavinio sprendimui ieškoma inovatyvių metodų. Šiame darbe tiriamos galimybės realizuoti keitklį laikas kodas (KLIK), panaudojant programuojamas logines matricas (PLM). Darbe buvo tirtos KLIK laikinės charakteristikos bei energetinių sąnaudų optimizavimo galimybės.

Panaudojant Altera PLM darbe buvo realizuotas Nutt tipo aproksimuojantis KLIK su 2.7ns skiriamąją geba. Darbe buvo naudota firmos Altera PLM projektavimo platforma Quartus. Laikinių charakteristikų eksperimentiniams tyrimams buvo naudojamas Altera įterptinis loginis analizatorius Signal Tap2. Galios optimizavimo eksperimentiniam tyrimui buvo naudojamas išorinis galios matuoklis Yokogawa WT310, o modeliavimui galios simulatorius PowerPlay Power Analyzer. Laiko intervalo matuokliai realizuoti naudojant keliomis firmos Altera PLM šeimomis – Cyclone II, Cyclone III bei Cyclone V. Aukšto dažnio (aproksimuojančiam) signalui generuoti buvo panaudotas žiedinis osciliatorius (ŽO), kuris nulemia KLIK laiko intervalo matavimo skiriamąją geba. Didinant loginių elementų skaičių, ŽO-iuje, jo generuojamo signalo periodas tiesiškai didėja. Eksperimentiniu būdu nustatyta, kad keičiant PLM projekto sintezės ir surinkimo nustatymus, ŽO generuojamo signalo periodas kinta mažai. Dinaminė KLIK srovė hiperboliniu dėsnio mažėja, didinant ŽO-iaus loginių elementų skaičių. KLIK suvartojama galia buvo optimizuojama parenkant atraminio laikrodžio periodą, kuris mažiau įtakoja suvartojamą galią. Darbe nustatyta, kad egzistuoja toks atraminio laikmačio periodas, kuris atitinka minimalią suvartojamą galią. Taip pat pastebėta, kad optimalus atraminio laikmačio periodas priklauso ir nuo matuojamo laiko intervalo trukmės. Taigi, nėra galimybės rasti optimalų atraminio laikmačio periodą, kuris tiktų visiems laiko intervalams. Todėl projektuojant laiko intervalų matuoklį, reikia atsižvelgti į tai, kokio diapazono laiko intervalai bus matuojami.

Reikšminiai žodžiai: Keitklis laikas kodas, Programuojamos loginės matricos, Galios suvartojimo optimizavimas, Žiediniai osciliatoriai.

Daunoras, Vytautas. Research of features of time interval meters implemented using programmable logic. Final project of electronics engineering master degree / supervisor Prof. dr. Žilvinas Nakutis; Kaunas University of Technology, Faculty of Electrical and Electronics Engineering, department of Electronics engineering.

Kaunas, 2016. 60 pages.

SUMMARY

Time interval measurement is a classical task of electronic measurements. However, achievement of high-resolution and low power in Time to Digital Converter (TDC) is still a challenge. This paper focuses on the implementation of TDC using Altera Cyclone family FPGA devices and on investigation of its timing characteristics and power consumption optimization. In this thesis Altera Quartus FPGA design platform was used. Altera embedded logic analyzer Signal Tap2 was used for experimental measurement of timing characteristics. Power consumption estimation was carried out using external power analyzer Yokogawa WT310 and power simulator PowerPlay Power Analyzer from Altera development environment. TDC features were examined using their synthesized implementations in Altera FPGA families Cyclone II, Cyclone III and Cyclone V.

Nutt type TDC with 2.7 ns resolution was implemented using Altera FPGA. To generate high frequency reference signal ring oscillator (RO) was used, which determines TDC time measurement resolution. By increasing the gate number in RO, the generated signal period increases linearly. Changing FPGA design synthesis and assembly settings had little impact on RO period. Dynamic power of TDC hyperbolically decreases, when increasing the RO gate number. TDC power consumption was optimized by changing low frequency reference clock period. In this thesis it was shown that there exists the frequency of low speed reference clock, which corresponds to the minimum power consumption. It is also noted that the optimal low speed reference clock period depends on the measured time interval. Therefore, it is not possible to find the optimum low speed reference clock period in the whole range of measured time intervals. Thus, during designing of TDC, the expected range of measured intervals has to be considered as an important factor in order to minimize power consumption.

Keywords: Time to digital converters (TDC), Field Programmable Gate Array (FPGA), Power Optimization, Ring Oscillators (RO)

TURINYS

Įvadas	3
1. Literatūros apžvalga	5
1.1 Laiko intervalo matavimo metodų apžvalga.....	5
1.1.1 Laiko skalės ištempimo metodas	6
1.1.2 Tarpinis pakeitimas į įtampą.....	7
1.1.3 Vernier (slankmačio) metodas	8
1.1.4 Nutt tipo keitiklis laikas-kodas	10
1.1.5 Naudojant žiedinį osciliatorių, kaip vėlinimo liniją.....	10
1.2 Taikymo sričių apžvalga.....	12
1.2.1 Ultragariniai srauto matuokliai.....	12
1.2.2 Ultragarinė neardančioji medžiagų kontrolė	13
1.2.3 Laiko sklidimo matavimas radaruose	14
1.3 Specializuoti mikrograndynai pikosekundinių laiko intervalų matavimui.....	15
1.4 Žiediniai osciliatoriai.....	18
1.5 Matavimo tikslumo ir energetinių matuoklio charakteristikų sąryšis.....	19
1.6 Tyrimo uždavinio konkretizavimas	20
2. Žiedinių osciliatorių, realizuojamų programuojama logika, tyrimas	21
2.1 Faktoriai įtakoiantys žiedinio osciliatoriaus laikines charakteristikas.....	21
2.1.1 Dažnio nestabilumas dėl surinkimo proceso.....	21
2.1.2 Dažnio nestabilumas dėl temperatūros įtakos	22
2.1.3 Dažnio nestabilumas dėl fronto nestabilumo	23
2.2 Žiedinių osciliatorių laikinių charakteristikų analizė, panaudojant modeliavimą	23
2.3 Veiksniai įtakoiantys žiedinio osciliatoriaus suvartojamą srovę.....	25
2.4 Žiedinio osciliatoriaus suvartojamos srovės modeliavimas	26
2.5 Eksperimentinio tyrimo metodika, panaudojant derinimo šerdis.....	27
2.5.1 Žiedinių osciliatorių laikinių charakteristikų eksperimentinio tyrimo metodika.....	27
2.5.2 Žiedinių osciliatorių energetinių charakteristikų tyrimo metodika.....	29
2.6 Žiedinių osciliatorių laikinių charakteristikų eksperimentinių tyrimų rezultatai	35
2.6.1 Periodo priklausomybė nuo loginių elementų skaičiaus.....	36
2.6.2 Vėlimo tarp elementų tyrimas.....	38
2.6.3 Laikinių charakteristikų priklausomybė nuo projekto surinkimo	38
2.6.4 Dvejų tipų žiedinių osciliatorių palyginimas	41
2.6.5 Dažnio kitimas, naudojant to paties tipo PLM.....	44
2.7. Žiedinio osciliatoriaus srovės suvartojimo eksperimentinis tyrimas.....	45
2.7.1 Statinė srovė.....	45

2.7.2 Dinaminė srovė	47
3. Keitiklio laikas-kodas realizuojamų programuojama logika tyrimas.....	48
3.1 Keitiklio laikas kodas struktūra	48
3.2 Suvartojamos energijos modeliavimas	50
3.3 Energetinių savybių įvertinimas ir optimizavimas	52
4. Išvados.....	55
5. Literatūra	56
6. Priedai.....	61
6.1 Žiedinio osciliatoriaus aprašas Verilog kalba.....	61
6.2 Rezultato apskaičiavimo modulio aprašas Verilog kalba.....	61
6.3 Skaitliukų aprašas Verilog kalba	62
6.4 Mokslinės publikacijos darbo tema	62
6.5 Diplomai	63

SANTRUMPŲ IR ŽENKLŲ AIŠKINIMO ŽODYNAS

KLK	Keitiklis Laikas-Kodas (angl. Time to Digital converter (TDC))
PLM	Programuojama loginė matrica (angl. Field Programmable Gate Array (FPGA))
PLĮ	Programuojamas loginis įrenginys
KAK	Keitiklis Analogas-Kodas (angl. Analog to Digital converter (ADC))
FPK	Fazinė Paderinimo Kilpa (angl. Phase-locked loop (PLL))
ĮLA	įterptinis loginis analizatorius (angl. embedded logic analyzer)
ŽO	Žiedinis osciliatorius (angl. Ring oscillator (RO))

Ivadas

Laiko intervalų matavimas yra klasikinis elektrinių matavimų uždavinys. Tačiau siekiant aukštos skiriamosios gebos ir mažų energetinių sąnaudų šio uždavinio sprendimui ieškoma inovatyvių metodų. Tradiciškai yra naudojamas aukšto dažnio atraminis generatorius, kurio impulsų periodas lemia skiriamąją gebą. Kadangi skaitmeninės sistemos vartojama dinaminė galia tiesiogiai proporcinga taktiniam dažniui, tai jo didinimas labai nepageidautinas energetinio efektyvumo prasme. Energetinis efektyvumas savo ruožtu yra labai svarbus iš baterijos maitinamuose laiko intervalų matavimuose [1]. Laiko intervalų matavimai yra naudojami įvairiose srityse ir įrenginiuose:

- fotonų skaičiuotuose atliekant fluorescencijos matavimus [2], [3],
- srauto matavimuose naudojamuose vandens ir dujų skaitliukuose [4], [5], [6],
- laiko sklidimo matavimuose realizuojant pozitronų emisijos tomografiją [7], [8],
- ultragarsiniuose tyrimuose [9],
- radaruose [10], [11], [12], [13],
- mažos galios RFID sensoriuose [14], [15], [16].

Literatūroje aprašomi įvairūs laiko intervalų matavimo metodai [17]:

- Analoginiai:
 - įkraunant bei iškraunant kondensatorių [9], [18], [19], [20],
 - matavimo metodas su tarpiniu pakeitimu į įtampą [21], [22], [23].
- Skaitmeniniai:
 - Vernier (slankmačio) metodas [24],
 - Nutt tipo aproksimuojantis KLK [25],
 - Vėlinimo linijos metodas [26], [27], [28].

Taip pat rinkoje yra pasiūla specializuotų pikosekundinės skiriamosios gebos KLK mikrograndynų, tokių kaip PMT TDC-GP22 arba Texas instruments TDC7200. Kai kurie mikrovaldiklių gamintojai, pvz., STMicroelectronics, integruoja pikosekundinio diapazono laikmačius kartu su įterptiniais mikrovaldikliais. KLK gali būti realizuojami ir programuojamos logikos įtaisuose (PLI), atitinkamai konfigūruojant jų vidinius loginius elementus bei jų tarpusavio sujungimus. Dėl lengvų skaitmeninio įrenginio loginės funkcijos perkonfigūravimo PLI atrodo gana patraukli alternatyva KLK realizavimui. Taip pat PLI-yje galima sukurti ne vieną KLK egzempliorių ir taip realizuoti daugiakanalį laiko intervalų matavimą. Tokiu būdu, netgi būtų tikslinga sukurti intelektinę šerdį, kuri galėtų būtų naudojama kaip atskiras modulis su apibrėžtomis charakteristikomis, kuriant PLI sprendimus. Tačiau PLI vidinės architektūros ir projektavimo

procesų parametrų įtaka KLK charakteristikoms nėra plačiai tyrinėta. Taip pat mokslinėje literatūroje nėra nagrinėta PLĮ realizuojamų KLK energijos sąnaudos.

Todėl šio tyrimo tikslas – ištirti galimybes programuojama logine matrica realizuoti aukštos skiriamosios gebos KLK ir optimizuoti jo energijos sąnaudas. Tikslui pasiekti darbe išskelti tokie uždaviniai:

1. Apžvelgti ir parinkti KLK struktūras, kurios būtų tinkamos realizuoti programuojama logine matrica,
2. ŽO, realizuojamo PLM, generuojamo signalo charakteristikų priklausomybės nuo PLM projekto nustatymų ir išorinių aplinkos sąlygų nustatymas,
3. Atlikti KLK suvartojamos galios sandaros analizę ir pasiūlyti suvartojamos galios minimizavimo, nemažinant matavimo skiriamosios gebos, metodiką.

Magistrinio projekto metu buvo parašytos bei pristatytos dvi mokslinės publikacijos studentiškosiose E2TA konferencijose:

1. Programuojama logika realizuojamų žiedinių osciliatorių tyrimas [29],
2. Keitiklio laikas-kodas (KLK) realizuojamo programuojama logika energetinio efektyvumo optimizavimas [30].

1. Literatūros apžvalga

Šiame skyriuje aprašyti mokslinėje literatūroje rasti:

- Laiko intervalų matavimo metodai,
- KLIK galimos taikymo sritys,
- Specializuoti mikrograndynai skirti laiko intervalų matavimams atlikti,
- ŽO veikimo principas,
- Matavimo tikslumo ir energetinių matuoklio charakteristikų sąryšis.

1.1 Laiko intervalo matavimo metodų apžvalga

Laiko intervalų matavimas tai praėjusio laiko matavimas tarp pradžios bei pabaigos reiškinių [31]. Impulsinių radarų atveju šie reiškiniai būtų išsiųstas impulsas (pradžia) bei priimtas aido signalas (pabaiga).

Svarbiausi KLIK parametrai yra [32]:


- Minimalus intervalas – mažiausias laiko intervalas kurį gali išmatuoti KLIK,
- Minimalus impulso plotis – mažiausias impulsas kurį gali atpažinti KLIK,
- Maksimalus intervalas Matavimo diapazonas – ilgiausias išmatuojamas laiko intervalas,
- Keitimo netiesiškumas,
- Skiriamoji geba.

Toliau aptariami šie laiko matavimo metodai:

- Laiko skalės ištempimo;
- Vernier (slankmačio) metodas;
- Nutt aproksimuojantis metodas;
- Vėlinimo linijų metodas.


1.1.1 Laiko skalės ištempimo metodas

Šis metodas veikia „laiko skalės ištempimo“ (angl. time stretching) principu [9], [18], [19], [20], įkraunant bei iškraunant žinomos talpos kondensatorių. Metodo supaprastinta schema pavaizduota 1.1.1.1 pav.



1.1.1.1 pav. Supaprastinta kondensatoriaus įkrovimo bei iškrovimo schema

Starto metu įjungiamas jungiklis ir yra greitai pakraunamas kondensatorius C per laiko intervalą T. Stop metu yra išjungiamas jungiklis ir kondensatorius lėtai išsikrauna per diodą per laiko intervalą Tr. Taigi komparatoriaus išėjimas gaunamas stačiakampio formos signalas kurio trukmė T+Tr. Įtampa ant kondensatoriaus pavaizduota 1.1.1.2 pav.



1.1.1.2 pav. Kondensatoriaus įkrovimas bei iškrovimas

Laiko išplėtimo koeficientas K apskaičiuojamas pagal (1.1.1.1) formulę:

$$K = (I_1 - I_2) / I_2 \quad (1.1.1.1)$$

Kondensatorius išsikrovimo laikas proporcingas matuojamo intervalo trukmei pagal (1.1.1.2) formulę:

$$T_r = K * T \quad (1.1.1.2)$$


Atėmus išsikrovimo laiką iš bendro laiko praėjusio pasikraunant, bei išsikraunant kondensatoriui kuris yra gaunamas išėjime (A) yra apskaičiuojama pasikrovimo trukmė arba kitaip tariant matuojamas laiko intervalas. Jauniausio bito reikšmė apskaičiuojama pagal išraišką

$$LSB = T_0 / (K + 1) \quad (1.1.1.3)$$

čia T_0 tai bendras laikas. Pagrindinis šio metodo trūkumas yra tas, kad išplečiant laiką, žymiai pailgėja laiko intervalo matavimo procesas. Dėl to metodas tampa nepraktiškas, vieną po kito daugelį laiko intervalų.

1.1.2 Tarpinis pakeitimas į įtampą

Šis metodas veikia naudojant dvigubą keitimą. - pirmiausiai laiko intervalas keičiamas į įtampą, o tada įtampa keičiama į kodą. Matuojamo laiko intervalo metu nuolatinę srovę kraunamas kondensatorius ir išlaikoma įtampa (V_c), o panaudojant analogas kodas keitiklį (AKK) gaunamas kodas, atitinkantis matuojamąjį laiko intervalą [21], [22]. Supaprastinta šio metodo schema pavaizduota 1.1.2.1 pav.




1.1.2.1 pav. Supaprastinta KLC su tarpiniu pakeitimu į įtampą schema [21]

Matuojamo intervalo metu kraunamas kondensatorius, įtampa krentanti ant kondensatoriaus proporcinga matuojamo intervalo trukmei (1.1.2.1).

$$V_c = I/C \cdot T \quad (1.1.2.1)$$

Atlikus laiko intervalo matavimą, būtina kaip įmanomą greičiau iškrauti kondensatorių, kad būtų vėl galima atlikti kitą laiko intervalų matavimą. Taip pat reikia užlaikyti kondensatoriaus įtampą, kad AKK spėtų ją nuskaityti 1.1.2.2 pav.




1.1.2.2 pav. Kondensatoriaus įkrovimas bei iškrovimas [21]

Šio metodo skiriamąją gebą apsprendžia AKK bitų skaičius. KLK neveikimo laiką galima sutrumpinti, pagreitinant kondensatoriaus iškrovimo laiką. Šiuo metodu galima pasiekti aukštą laiko skiriamąją gebą (3 - 5ps) [23].


1.1.3 Vernier (slankmačio) metodas

Vernier metodas veikia skaitmeninio „laiko skalės ištempimo“ principu [21]. Metodo principinė schema pavaizduota 1.1.3.1 pav.



1.1.3.1 pav. Vernier metodo blokinė diagrama [21]

Yra projektuojami du valdomi osciliatoriai. PLM atveju tai būtų to paties dydžio ŽO 1.1.3.2 pav. Atlikus surinkimą, šių ŽO generuojami dažniai nesutampa dėl skirtingų vidinių PLM vėlinimų, atsirandančių dėl gamybinių parametrų sklaidos. Laiko matavimo skiriamąją gebą lemia ŽO-ių generuojamų signalų periodo skirtumą. Dėl to, kad vidinių vėlinimų skirtumai yra labai maži, galima gauti aukštą matuojamo laiko intervalo skiriamoji gebą (5ps-10ps) [2], [33].



1.1.3.2 pav. Laiko matavimas su dviem panašaus dažnio osciliatoriais [2]

Kaip matome iš veikimo diagramos, šis metodas veikia slankmačio principu. Ties kylančiu matuojamo intervalo pradžią pažyminčio signalo frontu yra įjungiamas lėtas ŽO ir skaitliuku skaičiuojami jo impulsai, o ties krentančiu signalo frontu yra paleidžiamas greitas ŽO ir skaitliuku skaičiuojami jo impulsai. Dėl to, kad generuojami dažniai yra skirtingi, vienu momentu jų fazės sutampa. Detektavus fazių sutapimą sustabdomi ŽO-ių generuojami atraminiai signalai. Laikas apskaičiuojamas pagal išraišką (1.1.3.1):

$$KT = (n_1 - 1)T_1 - (n_2 - 1)T_2 \quad (1.1.3.1)$$

čia, T matuojamas intervalas, n_1 , n_2 - lėto bei greito osciliatoriaus skaitliukų duomenys, T_1 , T_2 - lėto bei greito osciliatoriaus periodai. Pagrindinis šio matavimo minusas tas, kad matavimas nėra atliekamas realiu laiku maksimalus konvertavimo laikas apskaičiuojamas pagal (1.1.3.2)


$$KT = (T_1 \cdot T_2) / \Delta T \quad (1.1.3.2)$$

Iš formulės matome, kad didėjant laiko intervalo matavimo skiriamajai gebai, taip pat didėja ir maksimalus keitimo laikas. Šis matavimo metodas nėra optimalus energijos suvartojimo atžvilgiu, nes abu osciliatoriai veikia visą matavimo laikotarpį. Taip pat šis matavimo metodas netinkamas periodiniams matavimams, nes vieno intervalo matavimas gali užtrukti gana ilgai.

1.1.4 Nutt tipo keitiklis laikas-kodas

Nutt tipo KLIK veikimo principas paremtas tuo, kad grubiam įvertinimui yra naudojamas žemo dažnio atraminis signalas, ir aukšto dažnio atraminis signalas (jį galima generuoti ŽO-iumi) yra naudojamas tik patikslinti (aprosimuoti) matuojamo intervalo pradžią bei pabaigą [25]

1.1.4.1 pav. Šio KLIK skiriamąją gebą nustato ŽO generuojamo signalo periodas.



1.1.4.1 pav. Grubus laiko matavimas su patikslinimu


Ties Start signalo kylančiu frontu yra įjungiamas aukšto dažnio generatorius (ŽO), bei intervalo pradžios patikslinimo skaitliukas. Ties pirmuoju atraminio signalo kylančiu frontu yra išjungiamas ŽO bei įjungiamas grubaus matavimo skaitliukas, kuris yra taktuojamas lėtu atraminio signalu. Stop signalo kylančiu frontu vėl yra įjungiamas aukšto dažnio generatorius (ŽO) ir išmatuojama likusi lėto atraminio signalo periodo dalis.

Nutt tipo KLIK privalumas yra tas, kad laiko intervalo matavimas galimas realiuoju laiku. Be to, energetinių sąnaudų minimizavimo požiūriu, Nutt KLIK veikimas yra efektyvus, kadangi aukšto dažnio atraminio signalo generatorius dirba tik matuojamo intervalo pabaigoje bei pradžioje.

1.1.5 Naudojant žiedinį osciliatorių, kaip vėlinimo liniją


Sujungiant nuoseklia grandine eilę invertorių arba buferių (taip sudaromas ŽO), realizuojama vėlinimo linija [26], [27] 1.1.5.1 pav. Signalui sklindant pro kiekvieną ŽO-iaus elementą dėl pastarųjų vėlinimo jis užtrunka kažkiek laiko. Tokiu atveju nuskaitant tarpines viso ŽO-iaus elementų reikšmes, galime nustatyti vietą, ties kuria ŽO-iaus gretimų elementų loginiai lygiai nesutampa. Kitaip tariant, galima padalinti ŽO-iaus periodą į tiek dalių, kiek elementų sudaro ŽO, pvz., jei 50 elementų turintis ŽO generuoja 100 ps periodo signalą, jo atstojamasis vėlinimas tarp

elementų bus 2 ps. Tokiu būdu potencialia pasiekama KLK skiriamoji geba atitiks vėlinimą tarp ŽO elementų.



1.1.5.1 pav. Laiko intervalų matavimas, naudojant ŽO-ių kaip vėlinimo liniją

Laiko matavimas pradedamas Start signalu, o stabdomas Stop signalu. Apskaičiuotas laikas intervalas yra sudarytas iš grubaus skaitiklio surinktų duomenų bei pozicijos ŽO-iuje. Stop signalo frontu fiksuoja visas ŽO elementų logines būsenas, kurios įrašomos į atmintį. Toliau matavimo rezultatas gaunamas dekoduojant būsenos kitimo vietą su dekoderiu 1.1.5.2. pav.



1.1.5.2 pav. Duomenų dekodavimo schema

Dekoderio išėjimo „1“ gaunama tik toje vietoje kurioje yra besikeičianti ŽO-iaus tarpinė reikšmė. Šio laiko intervalo metodo didžiausias plusas yra tas, kad matavimai kitaip nei prieš tai aptartuose dvejuose metoduose, atliekami realiu laiku.

Šio metodo problematinės vietos:

- Tarpinių reikšmių įrašymas į atmintį;
- Jautrumas fronto nestabilumui.

Visas tarpines ŽO-iaus reikšmes būtina įrašyti į atmintį vienu metu, nes priešingu atveju galima gauti tokius rezultatus, kur fiksuojamos dvi besikeičiančios tarpinės ŽO vietos.


1.2 Taikymo sričių apžvalga

KLK yra naudojami įvairiose srityse tokiose kaip:

- fotonų skaičiuotuose atliekant fluorescencijos matavimuose [2], [3],
- srauto matuokliuose naudojamuose vandens ir dujų skaitliukuose [4], [5], [6],
- sklidimo laiko matavimams: Pozitronų emisijos tomografijoje [7], [8], ultragarsiniuose tyrimuose [9], radaruose [10], [11],
- Mažos galios RFID sensoriams [14], [15].

1.2.1 Ultragarsiniai srauto matuokliai

Ultragarsiniuose srauto matavimuose yra dažnas ir signalo sklidimo (angl. Time-of-Flight) laiko matavimo uždavinys. Matavimą atlikti reikia kuo tiksliau ypač jei vamzdžio diametras yra mažas ir per jį ultragarsinis signalas prasklinda greitai dėl ko gaunama labai trumpa signalo sklidimo trukmė. Ultragarsinio srauto matavimo metodo realizavimo blokinė diagrama yra parodyta 1.2.1 pav.



1.2.1 pav. Skirtuminė srauto matavimo blokinė schema [4]


Ultragarsinis signalas sklinda į abi puses – pagal srovę, o atspindėjęs prieš srovę. Srautas apskaičiuojamas pagal šių dviejų laikų skirtumą (1.2.1.1)

$$V = \frac{c^2 \tan \Phi}{2D} \Delta t \quad (1.2.1.1)$$

čia D – vamzdžio diametras, V – skysčio srauto greitis, c – ultragarsinės bangos sklidimo greitis matuojame skystyje stacionarioje būsenoje, Φ – kampas tarp ultragarso ir vamzdžio.

1.2.2 Ultragarsinė neardančioji medžiagų kontrolė


Pastaruoju metu vis labiau pradėjo plisti daugiasluoksnių medžiagų naudojimas šiuolaikinėse pramonės šakose dėl savo ypatingų inžinerinių savybių [34], [35]. Gamybos metu dažnai reikia stebėti sluoksnių storius, juos matuojant dideliu tikslumu. Mažėjant medžiagų sluoksnių storiui, trumpėja ir signalo sklidimo trukmė. Todėl reikia kaip įmanoma tiksliau išmatuoti signalo sklidimo laiką. Ultragarsinės neardančios kontrolės sistemos tipinė struktūra parodyta 1.2.2.1 pav.



1.2.2.1 pav. Tipinė neardančios kontrolės struktūra [36]

Laiko matavimo bloko pagrindinė paskirtis yra valdyti informacijos apdorojimo procesą ir atlikti laiko matavimus. Laiko matavimo blokas generuoja signalą Start, generatorius gavęs šį signalą suformuoja zondojuojantį signalą kuris išsiunčiamas siųstuvo išėjime į aplinką [36].

Ultragarsinis signalas sklinda terpe, kuri dažniausiai būna vanduo dėl mažos ultragarsinių virpesių absorbcijos ir mažų akustinių impedansų. Siųstuvo išsiustam signalui pasiekus bandinį dalis signalo energijos pereina sandūra (vanduo/bandinys) o kita dalis atsispindi ir grįžta atgal. Toliau signalas sklinda iki sekančio sluoksnio ties kuriuo vėl signalai atsispindi. Priklausomai nuo bandinio sudėtingumo galimi daugybiniai atspindžiai 1.2.2.2 pav. ir jų trukmės labai mažos dėl ko būtinas tikslus laiko matavimas žinant tikslia signalo trukmę galima apskaičiuoti sluoksnio storį [36].



1.2.2.2 pav. Ultragarsinio signalo sklidimas medžiaga bei jo atspindėjimo pavyzdys [36]

Medžiagos storis apskaičiuojamas pagal (1.2.2.1 formulę), [36]:

$$d_i = \frac{t_i}{c_i} = \frac{\Delta t_{echo_i} - \Delta t_{echo_{i-1}}}{c_i} \quad (1.2.2.1)$$


Čia t_i – i-ojo sluoksnio atspindžio vėlinimo laikas,

c_i – garso sklidimo greitis sluoksnio i medžiagoje,

Δt_{echo_i} – i-jo sluoksnio atspindžio sklidimo trukmė.

1.2.3 Laiko sklidimo matavimas radaruose

Laiko sklidimo matavimas taip pat svarbus ir radaruose (žr. 1.2.3.1 pav.), kliūčių identifikavimui, lokalizacijai, objektų atpažinimui ir sekimui [10], [11], [12], [13].



1.2.3.1 pav. Radaro veikimo blokinė diagrama [13]

Radaro veikimo principas veikia tuo kad yra skaičiuojamas laiko intervalas nuo siunčiamo signalo išsiuntimo pradžios iki atsispindėjusio signalo grįžimo, pavyzdžiui nuo lėktuvo grįžimo į antena. Atstumą gali paskaičiuoti pagal išraišką

$$s = t_{sklidimo} / 2 * c \quad (1.2.3.1)$$

čia $t_{sklidimo}$ - signalo sklidimo laikas, C - garso greitis ore.


Yra žinoma kad garso greitis ore yra 330 m/s, taigi jei apskaičiuojame signalo sklidimo trukmę yra 80ms. Tai pagal (1.2.3.1) formulę apskaičiuavus, gausime, kad lėktuvas yra už 132 metro.

1.3 Specializuoti mikrograndynai pikosekundinių laiko intervalų matavimui

Yra sukurtos specialios mikroschemos, pritaikytos ultragarsiniams srauto matavimui. Firma Precision measurement technologies (PMT) gamina mikroschemas, realizuojančias laiko į skaitmeninį signalą keitiklius. Ši technologija yra vis dar nauja ir sparčiai besivystanti - paskutinis šios firmos keitiklis TDC-GP22 yra išleistas 2014 kovo 13d. [37]. TDC-GP22 parametrai:

- 1 kanalo skiriamoji geba 90ps.
- Dvigubos rezoliucijos režimas leidžia pasiekti 45ps rezoliucija, o keturgubos 22ps.
- Matavimo diapazonas 700ns - 4ms
- Žema suvartojama srovė 0.08uA atliekant matavimą du kartus per minutę

Ši mikroschema tinkama tiksliam laiko matavimui ne tik dėl savo tikslumo, bet ir suvartojama srovė yra labai maža. Blokinė diagrama pavaizduota 1.3.1 pav.




1.3.1 pav. TDC-GP22 blokinė diagrama [37]

Ši schema turi temperatūros matuoklį, kuris naudojamas temperatūros kompensavimui. Programavimas bei duomenų surinkimas atliekamas naudojantis SPI sąsaja. Taip pat yra galimybė

tiesiai prijungti analoginius signalus. Laiko matavimas atliekamas TDC blokelyje, kurio blokinė schema pavaizduota (1.3.2 pav.).

Taip pat laiko matavimo intervalo matuoklius kuria ir firma „Texas instruments“. 2015 metais suprojektuoto KLK (TDC7200) blokinė diagrama pavaizduota [6] 1.3.2 pav.


- Skiriamoji geba 55ps;
- Matavimo diapazonas 1 režimu 12ns -500ns, 2 režimu 250ns – 800ms;
- Suvartojama srovė 0.5 μ A;
- Palaiko 5 stop signalus.



1.3.2 pav. TDC7200 blokinė diagrama [6]


Kitaip nei TDC-GP22 KLK prie TDC7200 išvadų tiesiai prijungti analoginių ultragarsinių signalų negalima ir reikalingas analoginis („front end“) kaip TDC1000 mikrograndyną kuris būtent pritaikytas dirbti kartu su TDC7200 KLK.

Abu mikrograndynai TDC7200 ir TDC-GP22 turi du veikimo metodus: pirmas metodas skirtas trumpiems laiko intervalams matuoti iki 500 ns ir antras ilgesniems matavimams ms diapazone. Pirmojo metodu metu naudojamas tiktais ŽO 1.3.3 pav.



1.3.3 pav. 1 metodo laikinė diagrama (SL1, SL2, SL3 – sklaidimo laikas) [6]

Trumpiems laiko intervalams matuoti visą matavimo intervalą yra įjungtas ŽO kuris ir atliekà laiko intervalo trukmės matavimą. Ultragaršiniuose matavimuose dažniausiai būna ne vienas atsispindėjęs signalas, o keletas dėl to (1.2.2.2 pav.) matome keletą Stop reiškinų. Šis metodas nėra tinkamas ilgesniems intervalams matuoti, nes dėl visą laiką įjungto aukšto dažnio ŽO kyla suvartojama dinaminė srovė. Ilgiems laiko intervalams matuoti yra naudojamas antras metodas 1.3.4 pav.




1.3.4 pav. 2 metodo laikinė diagrama (SL1, SL2, SL3 – sklaidimo laikas) [6]

Antrajame metode ŽO yra naudojamas tik intervalo pradžios (Start) patikslinimui bei intervalo pabaigos (Stop) patikslinimui. Lyginant abu metodus galima pastebėti kad antrasis metodas yra labiau optimizuotas suvartojamos srovės atžvilgiu, nes aukšto dažnio generatorius veikia trumpesnę laiką nei pirmuoju atveju kai aukšto dažnio generatorius veikia visa matuojamo intervalo laiką.


1.4 Žiediniai osciliatoriai

ŽO yra loginis ventilis NE, kurio išėjimas teigiamu grįžtamuju ryšiu sujungtas su jo įėjimu (žr. 1.4.1 pav.). Dėl tokio sujungimo ŽO savaime generuoja stačiakampio formos signalus. ŽO gavo tokį pavadinimą, nes jo sujungimas primena žiedo formą [38], [39]. ŽO galima naudoti laiko intervalų matavimui dėl savo savybės generuoti aukšto dažnio atraminius signalus.



1.4.1 pav. ŽO-iaus panaudojus vieną NE elementą schema, bei išėjimo signalas


Šio osciliatoriaus išėjime gaunama vienetų bei nulių seka, nes įeinantis signalas yra invertuojamas, o išėjimo signalas grįžta į elemento įėjimą. Vieno loginio NE elemento ŽO gali pasiekti labai aukštus dažnius, pvz., 10GHz [40], [41]. Šį dažnį galima sumažinti, naudojant daugiau nei vieną loginio NE elementą osciliatoriui sudaryti. Tam, kad ŽO veiktų yra reikalingas nelyginis skaičius loginių NE elementų (žr. 1.4.2 pav.). Jei būtų naudojamas lyginis skaičius elementų, tai įėjimo bei išėjimo reikšmės būtų nepakitusios ir ŽO negeneruotų. ŽO-iaus su nelyginių invertorių skaičiumi dažnis apskaičiuotas naudojantis 2.4.1 formulę [39]



1.4.2 pav. ŽO-iaus panaudojus nelyginį skaičių loginių NE elementų schema, bei išėjimo signalas

$$f = 1/2nT \quad (1.4.1)$$

čia n – NE elementų skaičius, T linijų vėlavimas tarp loginių NE elementų. Paprastai ŽO yra labai primityvūs ir generuoja signalą visą laiką, taip suvartodami papildomai energijos. Todėl praktikoje dažniau naudojami valdomi ŽO (žr. 1.4.3 pav.).



1.4.3 pav. Valdomas 5 būsenų ŽO

ŽO valdomas loginiu IR elementu, ŽO įjungiamas į Enable prievadą padavus loginį vienetą.


ŽO taip pat naudojami: PLM vidinės temperatūros matavimui [42], [43], [44] įtampos kritimo [45] matavimams, mikroschemų senėjimo įvertinimui [46]. ŽO taip pat naudojami kriptografiniams tikslams: pseudo atsitiktinių skaičių generavimui [47], [48], [49] bei neklonuojamų funkcijų įgyvendinimui [50], [51], [52].

1.5 Matavimo tikslumo ir energetinių matuoklio charakteristikų sąryšis

Tradiciskai, norint kaip įmanoma tiksliau išmatuoti laiko intervalą, yra naudojamas kaip įmanoma aukštesnio dažnio atraminis signalas, kuris nulemia matuojamo laiko intervalo skiriamąją gebą. Dinaminė galia priklauso nuo atraminio dažnio pagal formulę [53] (1.5.1):

$$P_{din} = \left[\frac{1}{2} CV^2 + Q_{sc}V \right] f \cdot aktyvumas \quad (1.5.1)$$

čia P_{din} – Dinaminė galia, C – apkrovos talpumas, V – maitinimo įtampa, Aktyvumas – procentinė schemos dalis, kuri keičia būseną (persijunginėja) kiekvieno takto metu, f – taktavimo dažnis, Q_{sc} – trumpo jungimo krovimo srovė komutavimo metu. Kaip matome iš formulės didinant sistemos taktavimo dažnį arba kitaip tariant matavimo tikslumą, tiesiogiai kyla ir suvartojama dinaminė galia 1.5.1 pav.



1.5.1 pav. Sąryšis tarp matavimo tikslumo ir suvartojamos galios

Prietaisams, kurie maitinami iš baterijų ir turi veikti ilgą laiką (pvz. vandens skaitliukai), tai yra nepriimtina. Dėl to yra kuriami inovatyvūs laiko matavimo algoritmai.

1.6 Tyrimo uždavinio konkretizavimas

Išnagrinėjus literatūra galima rasti įvairių laiko intervalų matavimo metodų bei rinkoje siūlomus specialius mikrograndynus. Tai yra reikalingos specialios mikroschemos laiko matavimui, taip pat yra reikalingas mikrokontroleris KLK valdymui, taip pat šie mikrograndynai pritaikyti tik laiko intervalų matavimams. Šiuo metu populiarėja sistemos luste, tai yra naudojamas tik vienas valdiklis, kuris atlieka visas funkcijas. Dėl to yra poreikis sukurti KLK, kuris veiktų viename luste, bei lustas taip pat galėtų atlikti ir kitokių funkcijų. Suprojektuoti ŽO galima naudojantis PLM arba naudojant diskretinius elementus. Dėl savo lankstumo tam geriausiai tiktų PLM. Šio darbo tikslai yra:

- Ištirti galimybes realizuoti KLK realizuojama PLM;
- Ištirti ŽO laikines charakteristikas;
- Ištirti surinkimo įtaka laikinėms charakteristikoms;
- Ištirti galimybes optimizuoti KLK energetines sąnaudas.

2. Žiedinių osciliatorių, realizuojamų programuojama logika, tyrimas

ŽO nulemia KLK matavimo skiriamąją gebą. Dėl to itin svarbu ištirti ŽO laikines charakteristikas bei išmatuoti suvartojamą galią. Tolimesniuose skyreliuose aptariami:

- Moduluojami bei eksperimentiškai išmatuojamos ŽO-iaus generuojamo signalo periodas;
- Moduluojami bei eksperimentiškai išmatuojami ŽO-iaus suvartojama srovė.


2.1 Faktoriai įtakojantys žiedinio osciliatoriaus laikines charakteristikas

Tolimesniuose skyreliuose aptariami faktoriai, įtakojantys ŽO generuojamo signalo parametrus:

- Atstiktinis projekto surinkimo procesas,
- Temperatūros įtaka [19], [42], [43], [44]
- Fronto nestabilumas [54], [55].

2.1.1 Dažnio nestabilumas dėl surinkimo proceso


Realizuojant ŽO PLM technologija, generuojamas dažnis gali priklausyti nuo sintezės ir surinkimo rezultatų. PLM projekto surinkimo procesas (angl. fitting, implementation) apima loginių elementų paskirstymą ir išdėstymą į konkrečios PLM architektūrinius elementus bei sujungimų tarp jų trasavimą. 2.1.1.1 pav. parodyta, kaip keičiasi matricoje panaudojamų loginių elementų tarpusavio padėtis ir tuo pačiu sujungiamųjų resursų tarp jų charakteristikos (ilgis, išsišakojimai) Altera Quartus aplinkai, atlikus pakartotinį ŽO surinkimą. Galima prognozuoti, kad dėl to gali priklausyti ŽO generuojamas dažnis.



2.1.1.1 pav. PLM surinkimo vaizdas, atlikus pakartotinę ŽO sintezę bei surinkimą

2.1.2 Dažnio nestabilumas dėl temperatūros įtakos

ŽO dažnio kitimą gali įnešti kintanti aplinkos temperatūra. Kylant temperatūrai taip pat didėja ir sujungimų varža tarp elementų, o dėl to didėja ir vėlinimas tarp ŽO elementų. Pagal literatūros šaltinius [42], [43], [44] ŽO-iaus dažnio kitimas kintant temperatūrai yra palyginus tiesiškas




2.1.2.1 pav. Tiesinė dažnio priklausomybė nuo temperatūros [19]

Kylant temperatūrai ŽO generuojamo signalo dažnis tiesiškai krenta. Pasinaudojant šiuo efektu yra projektuojami temperatūros matuokliai skirti PLM vidinei temperatūrai įvertinti [44]. Taigi galima daryti išvadą, kad ŽO-iaus kalibravimas nuo temperatūros yra įmanomas. Galimas variantas ištiesinti priklausomybę, panaudojant tam tikros eilės polinomus.

2.1.3 Dažnio nestabilumas dėl fronto nestabilumo

Fronto nestabilumas yra reiškinys (angl. Jitter), kai signalas keičia savo būseną anksčiau arba vėliau nei turėtų 2.1.3.1 pav. [54], [55].




2.1.3.1 pav. Fronto nestabilus (angl. Jitter)

Kaip matome iš grafiko realiu atveju susidaro paklaida, kuri sumuojasi. Tarkim jeigu 1 būsenos ŽO-iaus fronto nestabilumas pasislinkęs didžiąją laiko dalį į vieną pusę, per ilgesnį laiką gali susidaryti gana didelė paklaida. Realizuojant keletą loginių NE elementų grandinę osciliatoriui, fronto nestabilumo paklaidos turėtų kompensuoti viena kitą, kadangi visų loginių elementų signalo fronto nestabilumas būtų panašus į atsitiktinį dydį dėl gamybinio parametrų išsibarstymo. Taigi, naudojant kuo daugiau loginių elementų ŽO-iuje, fronto nestabilumo paklaida turėtų būti minimali.

2.2 Žiedinių osciliatorių laikinių charakteristikų analizė, panaudojant modeliavimą


Norint atlikti ŽO-iaus laikinių parametrų modeliavimą, būtina žinoti kokie yra vėlinimai tarp ŽO-iaus elementų. Vėlinimas tarp ŽO elementų nulemia ŽO-iaus generuojamo signalo dažnį. Taigi tikslus funkcinis modeliavimas nėra įmanomas. Todėl būtinas pilnas projekto surinkimas, kurio metu yra sužinomi vėlinimai tarp elementų. ŽO-ių modeliavimui po surinkimo naudojamas „ModelSim“ simulatorius. „ModelSim“ simulatoriui reikalinga aprašyti bandymo stendą (angl. Test bench) kuris generuoja įėjimo signalų stimulus. Bandymo stende taip pat nurodomi išėjimo signalai, kurie bus modeliuojami. Laikinių parametrų analizei buvo sukurtas bandymo stendas, kuriame yra tik vienas įėjimo signalas „Enable“ su kuriuo po 300ns yra paleidžiamas ŽO ir yra stebimas jo generuojamas signalas.




2.2.1 pav. ŽO ir Enable signalo laikinės diagramos (ModelSim simuliacija)

2.2.1 pav. pavaizduotas ŽO-iaus, turinčio 100 elementų generuojamas signalas. Kaip matome signalo periodas yra 74.2ns kas būtų ~13.5MHz. Tokiu pat principu atlikti modeliavimai su įvairiais

ŽO-iaus dydžiais (10-240 elementų). Modeliuoti dažnio ir periodo rezultatai pavaizduoti 2.2.2 pav. bei 2.2.3 pav.




2.2.2 pav. ŽO generuojamo dažnio priklausomybė nuo elementų skaičiaus, PLM greitaveikos (angl. speed grade, slow grade) bei darbinės temperatūros



2.2.3 pav. ŽO generuojamo periodo priklausomybė nuo elementų skaičiaus, PLM greitaveikos (angl. speed grade, slow grade) bei darbinės temperatūros

Kaip matome iš 2.2.3 pav. ŽO periodas kinta tiesiniu dėsniumi, didėjant loginių elementų skaičiui. Gauti ŽO periodo rezultatai padalinti iš elementų skaičiaus taip gaunant vidutinį vėlinimą tarp loginių elementų 2.2.4 pav.



2.2.4 pav. ŽO vieno elemento vidutinio vėlinimo priklausomybė nuo elementų skaičiaus, PLM greitaveikos (angl. speed grade, slow grade) bei darbinės temperatūros

Matome kad ŽO-iui esant mažam (5 elementai) vidutinis vėlinimas tarp elementų gaunamas didesnis bet didėjant elementų skaičiui jis nusistovi. Kaip matome prie skirtingų modelių vėlinimas gaunamas kitoks.

2.3 Veiksniai įtakojantys žiedinio osciliatoriaus suvartojamą srovę


ŽO-iaus suvartojamą srovę nulemia ŽO-iuje naudojamų loginių elementų skaičius. Bendra ŽO suvartojama srovė susideda iš dviejų dedamųjų tai dinaminės bei statinės srovių. Didinant elementų skaičių, mažėja ŽO dažnis dėl ko mažėja dinaminė srovė. Tuo pat metu dėl didėjančio elementų skaičiaus kyla statinė ŽO srovė. Todėl kyla uždavinys nustatyti tokį ŽO-iaus elementų kiekį, kad būtų pasiektas optimalus derinys tarp laikinių charakteristikų bei suvartojamos srovės.

Suvartojama srovė taip pat priklauso ir nuo temperatūros. Kylant PLM temperatūrai kyla ir statinė srovė. Tačiau temperatūros įtaka dinaminei srovei yra sudėtingesnė. Kylant PLM temperatūrai kaip jau minėta 2.1.2 skyriuje pradeda kristi ŽO dažnis kas lemia kad pradeda mažėti dinaminė srovė. Bet jeigu krenta dinaminė srovė, vėsta ir PLM, o tai reiškia, kad pagal 2.1.2 skyrių pradeda didėti generuojamo signalo dažnis. Taigi, šiuo atveju ŽO kaip savotiškas termostatas

reguliuoja PLĮ-io vidinę temperatūrą. Tai gali sukelti sunkumų, norinti eksperimentiškai išmatuoti ŽO suvartojamą galią (ypač kai ŽO yra sudarytas iš mažo elementų skaičiaus).


2.4 Žiedinio osciliatoriaus suvartojamos srovės modeliavimas

Srovės priklausomybės tyrimas nuo ŽO elementų skaičiaus atliktas naudojantis simulatoriaus „ModelSim“ sugeneruotais signalų aktyvumo failais. Jie reikalingi „PowerPlay Power Analyzer Tool“ galios simulatoriui, kuris pagal sugeneruotą signalų aktyvumą modeliuoja ŽO suvartojamą srovę. Tyrimui panaudoti tokie patys ŽO-iai, kaip ir signalų laikinių parametrų tyrimo metu. Dinaminės bei statinės srovės modeliavimo rezultatai pavaizduoti 2.4.1.1 pav. bei 2.4.1.2 pav.



2.4.1.1 pav. Dinaminės ŽO srovės priklausomybė nuo jo elementų skaičiaus, PLM greಿತaveikos (angl. speed grade, slow grade) bei darbinės temperatūros

Kaip matome iš dinaminės srovės rezultatų (esant visiems 3 modeliams), pradžioje ji (iki 25 elementų) staigiai krenta, bet paskui nusistovi.



2.4.1.2 pav. Statinė ŽO srovės priklausomybė nuo elementų skaičiaus

Statinė šerdies srovė yra vienoda visų trijų modelių atveju bei esant skirtingo dydžio ŽO- ių 2.4.1.2 pav. Gali klaidingai pasirodyti, kad ŽO elementų kiekis neįtakoja suvartojamos statinės srovės, tačiau taip yra todėl, kad galios simulatorius rezultatus pateikia tik 0,1 mA tikslumu, o ŽO-iaus elementų įtaka statinei srovei yra labai silpna ir galios simulatorius jos negali atvaizduoti.


2.5 Eksperimentinio tyrimo metodika, panaudojant derinimo šerdis

Šiame skyriuje aprašyta ŽO-ių eksperimentinių tyrimų metodika:

- 2.5.1 skyriuje aprašoma eksperimentinė ŽO laikinių charakteristikų tyrimo metodika,
- 2.5.2 skyriuje aprašoma eksperimentinė ŽO energetinių charakteristikų tyrimo metodika.


2.5.1 Žiedinių osciliatorių laikinių charakteristikų eksperimentinio tyrimo metodika

Skaitmeninių įrenginių aprašų (HDL kalba) modeliavimas atliekamas funkciniame (angl. functional simulation) arba laikinių diagramų (angl. timing analysis, simulation) lygmenyje. PLM pagalba realizuoto ŽO-iaus modeliuoti neįmanoma, nes funkcinis modeliavimas nevertina kombinacinės logikos vėlinimų. Laikinis modeliavimas atliekamas po surinkimo, vertina vėlinimus ir iš principo būtų tinkamas ŽO-iaus modeliavimui. Eksperimentinio bandymų stendo blokinė diagrama pavaizduota 2.5.1.1 pav.



2.5.1.1 pav. ŽO laikinių charakteristikų tyrimo stendo blokinė diagrama


ŽO-iaus periodo matavimai atliekami naudojantis firmos Altera įterptiniu loginiu analizatoriumi (ILA) „Signal tap“, kuris kartu su ŽO-iaus aprašu realizuojamas PLM. ŽO-iaus signalo išvedimas į fizinį PLM prievadą ne visada galimas, dėl aukšto generuojamo dažnio. Paprastai ekonominės klasės PLM išorinių prievadų pralaidumas neviršija 100 MHz juostos, nors vidiniai PLM resursai gali funkcionuoti taktuojant 300..500 MHz dažniu [56]. ŽO-iaus pusperiodis matuojamas panaudojant paprastą inkriminuojantį skaitiklį, kuris taktuojamas FPK generuojamu 300MHz signalu. Siekiant dar labiau padidinti laiko intervalo matavimo skiriamąją gebą, ŽO-iaus generuojamo signalo dažnis dalinamas dalikliu, kaip parodyta 2.2 pav. Kadangi ILA taktuojamas daliklio išėjimo signalu, kuris 10 kartų mažesnis negu ŽO-iaus dažnis, tai laikiniai reikalavimai ILA realizavimui mažėja. Priešingu atveju, pačio ILA realizavimas susiduria su sunkumais dėl vidinių laikinių reikalavimų (nusistovėjimo ir išlaikymo laikų) pažeidimų PLM komponente. 2.5.1.2 pav. parodytas signalas Enable yra susietas su naudojamam maketo išoriniu mygtuku, kurio pagalba valdomas (paleidžiamas ir stabdomas) generavimo ir matavimo procesas.



2.5.1.2 pav. ŽO periodo matavimo stendo aprašas QUARTUS aplinkos blokine schema


2.5.2 Žiedinių osciliatorių energetinių charakteristikų tyrimo metodika

Srovė bei įtampa matuojama ant PLM šerdies maitinimo išvadų (VCCINT). 3.5.2.1 pav.



2.5.2.1 pav. Galios matavimo blokinė schema


Srovė bei įtampa matuojama naudojantis „Yokogawa WT310“ galios matuokliu, o duomenys renkami kompiuteryje. PLM šerdies maitinamo šaltinio schema 2.5.2.2 pav.



2.5.2.2 pav. PLM šerdies maitinimo šaltinio schema [57]


Kaip žinoma PLM šerdis labai jautri maitinimo įtampos svyravimui, kuri Cyclone III PFGA atveju yra 1.2V ($\pm 5\%$), dėl to būtina teisingai atlikti galios matavimus taip kad ant laidų neatsirastu didelis įtampos kritimas kas lemtu nestabilų PLM veikimą. Srovei matuoti išlituojama 10 m Ω šunto varža ir vietoje trumpiklio (JP6) storais ir trumpais laidais jungiamas ampermetras, o įtampa matuojama tarp VCC12 ir žemės.

Galios suvartojimą buvo nuspręsta matuoti naudojant ne vieną ŽO-ių, o tarkime šimtą. Taip nuspręsta daryti, kadangi išmatuoti vieno ŽO suvartojama srovę yra sudėtinga, nes dydis yra labai mažas. Dėl to atliekami matavimai naudojantis n osciliatorių kaip parodyta 2.5.2.3 pav., o vieno oscilatoriaus suvartojama srovė gaunama padalinus gautus rezultatus iš naudotų oscilatorių skaičiaus.




2.5.2.3 pav. 5 ŽO-iai sudarytų iš 3 elementų, sujungimo schema

Tačiau matuojant šiuo metodu pastebėta problema, tai kad taip suprogramavus ŽO jie privalo turėti išėjimus kitu atveju juos surinkimo metu, ŽO yra išprastinami. Jeigu nenorima kad jie būtų suprastinami ŽO-ių išėjimus pririšame prie realių PLM išvadų 2.5.2.4 pav.




2.5.2.4 pav. ŽO-ių surinkimas PLM, naudojant 150 osciliatorių, kurių kiekvienas sudarytas iš 5 elementų

Kaip matome iš 2.5.2.4 pav. galima lengvai atskirti kur yra ŽO-iaus „Enable“ signalas bei ŽO vietas. Kaip ir atrodytų kad viskas yra gerai tačiau PLM bandant perjunginėti jos išvadus dideliu dažniu sukelia problemų. Kaip ir tikėtasi įjungus ŽO suvartojama srovė padidėja nes atsiranda dinaminė srovė, tačiau srovė ir toliau sparčiai auga 2.5.2.5 pav.



2.5.2.5 pav. 150 ŽO, kurių ilgis vienas elementas suvartojamos srovės kitimo kreivė (ŽO įjungiamas/išjungiamas išoriniu valdymo signalu Enable)

Pradžioje grafiko matome bendra statinę projekto srovę (12mA), o įjungtus ŽO srovė pakyla iki 260mA (312mW), bei toliau kyla iki ~400mA (480mW) kai yra išjungiamas ties 10sekundę, nėra laukiama kol srovė nusistovės nes PLM labai stipriai įkaista 2.5.2.6 pav., 2.5.2.7 pav. dėl ko kyla grėsmė sudeginti PLM. Tik išjungtus ŽO-ių statinė srovė iškarto nenusistovi į buvusią pradinę reikšmę, nes tuo metu PLM vis dar yra karštas, o vėstant statinė srovė mažėja.




2.5.2.6 pav. Cyclone III maketo temperatūrinio profilio nuotrauka, kai ŽO įjungtas




2.5.2.7 pav. Cyclone III maketo temperatūrinio profilio nuotrauka, kai ŽO įjungtas

Kaip matome iš 2.5.2.7 pav., kai osciliatoriai nėra įjungti, Cyclone III temperatūra siekia 38 °C, tačiau įjungus osciliatorių, ji pakyla net iki 128 °C ir gal netgi kiltu toliau, kas jau viršija dokumentacijoje deklaruotą ribinį temperatūros diapazoną [58]. Dėl šios priežasties toks matavimo metodas nėra tinkamas.

Norint išvengti, kad projektas naudotų visus PLM išvadus, visų ŽO-ių išėjimai buvo apjungti pasinaudojant loginį elementą IR (2.5.2.8 pav.).




2.5.2.8 pav. 5 ŽO, kurių išėjimai apjungti vienu loginiu elementą IR




2.5.2.9 pav. ŽO Quartus aplinkos surinkimo rezultatai (schema pateikta 2.5.2.8 pav.)

Kaip matome iš 2.5.2.9 pav., naudojant loginį elementą IR, kuris apjungia ŽO-ių išėjimus į vieną, gauname, kad ŽO-iai glaudžiai sujungiami vienas šalia kito. Dėl to nebereikia naudoti ilgų sujungimo linijų, kaip 2.5.2.4 pav. atveju. Taip pat, įjungus ŽO-ių, srovė nebeauga kaip 2.5.2.5 pav. atveju, o nusistovi 2.5.2.10 pav.



2.5.2.10 pav. 150 ŽO suvartojamos srovės priklausomybė nuo ŽO elementų skaičiaus

Palyginus su 2.5.2.5 pav. rezultatais galime matyti kad dinaminė srovė tapo daug stabilesnė nei 2.5.2.5 pav. atveju ir nebekyla, taip išjungus ŽO-ių statinė srovė daug greičiau nusistovi nes PLM nebekaista kaip praeitu srovės matavimo metu 2.5.2.11 pav.



2.5.2.11 pav. Cyclone III maketo temperatūrinio profilio nuotrauka, kai ŽO įjungtas

Šiuo atveju PLM korpuso temperatūra sušyla tik iki 39.5 °C laipsnio. Dėl to tolimesniuose matavimuose naudotas šis srovės matavimo metodas.


2.6 Žiedinių osciliatorių laikinių charakteristikų eksperimentinių tyrimų rezultatai

Šiame skyriuje aprašomi eksperimentiniai ŽO laikinių charakteristikų eksperimentinių tyrimų rezultatai. Iširtos įvairios ŽO laikinių charakteristikų priklausomybės:

- ŽO periodo priklausomybė nuo loginių elementų skaičiaus,
- ŽO periodo palyginimas naudojant skirtingus PLĮ,
- ŽO periodo priklausomybė nuo projekto surinkimo procesų,
- ŽO vidutinis vėlinimas tarp elementų,
- Dviejų skirtingų tipų ŽO-ių palyginimas,
- ŽO dažnio palyginimas tarp to paties modulio PLĮ.


2.6.1 Periodo priklausomybė nuo loginių elementų skaičiaus

Periodo matavimai pagal 2.5.1 skyriaus aprašymą atlikti su Cyclone III EP3C25F324C6 PLM mikrograndynu. Buvo pasirinkta atvaizduoti periodo rezultatus, nes šie taip pat nurodo ir potencialią laiko intervalo matavimo skyrą 2.6.1.1 pav.



2.6.1.1 pav. ŽO periodo priklausomybė nuo elementų skaičiaus

Matavimai atlikti su ŽO, kurių dydžiai kito nuo 5 (2.7 ns) iki 240 elementų (125.9 ns), kaip matome periodo priklausomybė nuo elementų skaičiaus yra tiesiška. Toliau atlikti matavimai su trimis skirtingais Altera firmos PLM mikrograndynais: Cyclone V 5CSEMA5F31C6 Cyclone III EP3C25F324C6 bei Cyclone2 EP2C35F672C6N. Matavimai atlikti kambario temperatūroje 22 °C. Eksperimentiniai matavimai atlikti platesniame elementų intervale nuo 50 iki 500. Periodo palyginimas tarp trijų Altera firmos PLM pavaizduotas 2.6.1.2 pav.




2.6.1.2 pav. Periodo ir priklausomybė nuo elementų skaičiaus su trejomis skirtingomis PLM

Periodo priklausomybė nuo loginių elementų skaičiaus yra panaši visų trijų PLM mikrograndynų atveju. Galime pastebėti, kad naudojant mažiausiai turinčią resursų PLM Cyclone III gautas mažiausias ŽO periodas iš visų yra mažiausias. Naudojant 50 elementų ŽO su Cyclone III buvo gautas 23.33 ns periodas tuo tarpu Cyclone V 26.67ns, kas reikštų kad Cyclone III PLM pasižymėjo aukščiausią rezoliuciją iš likusių trejų PLM.

2.6.2 Vėlimo tarp elementų tyrimas

Matavimai buvo atlikti su tais pačiais PLM mikrograndynais, kaip ir praetame bandyme. Matavimai atlikti kambario temperatūroje 22 °C. Periodo bei vėlimo tarp elementų matavimo rezultatai pateikti 2.6.2.1 pav.




2.6.2.1 pav. Periodo ir vėlimo tarp ŽO-iaus elementų rezultatai

Vėlimo vidurkis gautas ŽO-iaus generuojamo signalo periodą padalinus iš elementų skaičiaus esančio ŽO-iuje. Kaip matome stabiliausiai pasirodė Cyclone V PLM ir vidutinė vėlimo trukmė tarp elementų gauta 533ps. Kas yra matuojamo laiko intervalo rezoliucija. Cyclone III bei Cyclone V išsibarstymas gali būti ir dėl kintančios aplinkos temperatūros.


2.6.3 Laikinių charakteristikų priklausomybė nuo projekto surinkimo

PLM projektavimo aplinkų automatizuoto surinkimo programinės priemonės realizuojamos optimizavimo algoritmų pagrindu, kurių pasiekiami rezultatai (šiuo atveju komponentų išdėstymas ir tarpusavio sujungimų radimas) priklauso nuo užduodamo pradinio taško (angl. Seed). Taigi, net tas pats projektas kiekvieną kartą gali būti surenkamas kitaip. Periodo matavimai buvo atlikti su įvairaus dydžio ŽO bei jų surenkant po 10 kartų, naudojant Cyclone III EP3C25F324C6 komponentą. Vidutinė dažnio vertė ir jos maksimalios bei minimalios reikšmės parodytos 2.6.3.1 pav.



2.6.3.1 pav. Daugkartinio surinkimo įtaka periodui

2.6.3.1 pav. grafike sunkiai matosi periodo išsibarstymas nuo pakartotino surinkimo todėl 2.6.3.2 pav. atvaizduotas skirtumas tarp maksimalios ir vidutinės, bei minimalios ir vidutinės periodo trukmės.



2.6.3.2 pav. Maksimalaus bei minimalaus išmatuoto periodo skirtumas tarp vidutinio išmatuoto periodo

Tam, kad įsitikinti jog QUARTUS aplinka kiekvieną kartą surinkimą įvykdo naujai, ŽO-iaus loginių elementų skaičius keičiamas tarp gretimų matavimų. Matome, kad periodo trukmė svyruoja nuo 1ns prie 50 invertorių ir 8ns prie 500. Skirtumas nuo vidurkio gali pasirodyti labai didelis tačiau matavimų metu surinkta 100-tas skirtingų ŽO-ių kas užtruko apie 10 h tai matavimų metu kito aplinkos temperatūra kas ir lemia didelį išsibarstymą.

ŽO-iai taip pat buvo tiriama rankiniu būdu, keičiant tris Quartus aplinkos surinkimo proceso nustatymus (2.6.1 lentelė):

- Sėklą (angl. Seed). Tai yra koeficientas, aprašantis pradinį optimizavimo algoritmo tašką. Vertė gali būti bet koks teigiamas skaičius.

- Elementų išdėstymo algoritmo koeficientą (PEM- Placement Effort Multiplier). Tai yra parametras, nurodantis kiek daug laiko (skaičiavimo pastangų) bus skiriama išdėstant projekto elementus. Detalaus koeficiento apibrėžimo gamintojas nepateikia.


- Trasavimo algoritmo koeficientą (REM- Router Effort Multiplier). Tai yra parametras, reguliuojantis kiek laiko bus skiriama ieškant tarpusavį projekto elementų tarpusavio sujungimų konfigūracijos. Detalaus koeficiento apibrėžimo gamintojas nepateikia.

Matavimams buvo naudojamas iš 500 inventorių sudarytas ŽO. Toks ŽO pasirinktas todėl, kad surinkimo įtaka generuojamam dažniui būtų kuo pastebimesnė.

2.6.1 lentelė. ŽO sudaryto iš 500 inventorių dažnio stabilumo bandymai

Nr.	PEM	REM	Seed	Dažnio vidurkis, MHz	Standartinis dažnio nuokrypis, MHz
1	1	1	1	3,773	0,004
2	1	1	1000	3,752	0,006
3	1	1	100000	3,777	0,004
4	1	1	1000000	3,757	0,014
5	1	1.5	1	3,770	0,004
6	1	1.5	1000	3,750	0,005
7	1	1.5	100000	3,774	0,005
8	1	1.5	1000000	3,751	0,012
9	2	1	1	3,744	0,004
10	2	1	1000	3,729	0,011
11	2	1	100000	3,748	0,012
12	2	1	1000000	3,810	0,004
13	2	1.5	1	3,757	0,009
14	2	1.5	1000	3,743	0,006
15	2	1.5	100000	3,760	0,004
16	2	1.5	1000000	3,812	0,005


Matavimo rezultatai buvo kaupiami į ILA 1024 elementų turintį masyvą. Iš masyve sukauptų duomenų apskaičiuojamas aritmetinis vidurkis. Iš standartinio dažnio nuokrypio matome, kad ŽO-iaus dažnis svyruoja nuo 0,1% iki 1%. Taip pat matome, kad dažnis pasiskirstęs pagal normalinį skirstinį (2.6.3.2 pav.).



2.6.3.2 pav. 500 loginių elementų ŽO dažnio skirstinio histograma, n pasikartojimų skaičius. Histograma pavaizduota grubi nes ILA maksimalus taktavimo dažnis yra 300 MHz, kas apriboja laikinių charakteristikų matavimo tikslumą naudojantis ILA.

2.6.4 Dvejų tipų žiedinių osciliatorių palyginimas

ŽO gali būti dvejų tipų 2.6.4.1 pav.




2.6.4.1 pav. ŽO-iai a) turintis tik vieną elementą kaip invertorių b) visi (išskyrus AND)ŽO-iaus elementai yra invertoriai

Pagrindinis struktūrinis skirtumas tarp šių dviejų tipų ŽO-ių yra invertorių skaičius. ŽO kur

yra panaudotas tik vienas invertorius signalas yra invertuojamas tik karta, o sekančiuose elementuose yra atkartojama prieš tai buvusi reikšmė kas veikia kaip vėlinimo linija. O ŽO kur visi loginiai elementai yra invertoriai signalo vertė kiekviena kartą yra invertuojama. Šių osciliatorių signalai gautūsi:



- 1 invertorius 111111100000
- Daug invertorių 101010101010

Matavimai atlikti naudojantis Cyclone III PLM mikrograndynų, matavimų rezultatai 2.6.4.2 pav.





2.6.4.2 pav. Periodo matavimai su dviem skirtingais ŽO rezultatai



Kaip matome rezultatai tarp dviejų ŽO-ių yra labai panašūs kaip matome ŽO-iaus su vienu invertoriumi gautas didesnis vėlinimas tarp elementų (prie 500 elementų 521ps o su daug invertorių 516ps.). Tačiau matome kad vėlinimo reikšmės deviacija yra mažesnė. Dažnio stabilumo įvertinimui brėžiami įvairaus dydžio ŽO-ių pasiskirstymo grafikai 2.6.3.3 pav., 2.6.3.4 pav. ir 2.6.3.5 pav.



2.6.4.3 pav. Dažnio pasiskirstymas, naudojant 50 elementų. Kairėje naudojant 50 invertorių, dešinėje 1 invertorių



2.6.4.4 pav. Dažnio pasiskirstymas naudojant 100 elementų. Kairėje naudojant 100 invertorių, dešinėje 1 invertorių




2.6.4.5 pav. Dažnio pasiskirstymas naudojant 300 elementų. Kairėje naudojant 300 invertorių, dešinėje 1 invertorių

Išanalizavus gautus pasiskirstymo grafikus negalima išskirti didelių skirtumų tarp dviejų skirtingu ŽO-ių. Tačiau galima pamatyti kad ŽO-iai turintys vieną invertorių yra šiek tiek stabilesni. Taip pat dėl to kad ŽO-iaus duomenų dekodavimas naudojant vieną invertorių yra paprastesnis dėl 2.1.5.2 pav. galimos dekoderio schemos.

2.6.5 Dažnio kitimas, naudojant to paties tipo PLM

ŽO-iais galima realizuoti fiziškai neklonuojamas funkcijas [52]. Taigi, nors ir naudojant to paties tipo skirtingus PLM egzempliorius, galima tikėtis gauti skirtingus rezultatus. Dažnio matavimai atlikti su trimis Cyclone II EP2C35F672C6 maketais, iš kurių vienas yra senesnis 4 metais. 2.6.4.1 pav. dažnio sklaida tarp vienu metu pagamintų PLM egzempliorių gali būti aiškinamas gamybine parametru sklaida. Realizuojant neklonuojamas funkcijas, tai yra privalumas, tačiau laiko intervalo matavimo atveju bus būtinas kalibravimas, panaudojant žinomo dažnio atraminį generatorių. Kalibravimą reikėtų kartoti tam tikru periodiškumu, nes senėjimo procesai daro didesnę įtaką, negu gamybinis išsibarstymas. Tiesa, tai teigti galima tik preliminariai, nes matavimų imtis yra nepakankama.



2.6.4.1 pav. Dažnio palyginimas, naudojant tris vienodo tipo skirtingus PLM egzempliorius

2.7. Žiedinio osciliatoriaus srovės suvartojimo eksperimentinis tyrimas


Bendra ŽO suvartojama srovė yra sudaryta iš statinės bei dinaminės dedamųjų. Tolimesniuose skyriuose aprašomi ŽO suvartojamos statinės bei dinaminės srovių eksperimentinių tyrimų rezultatai.

2.7.1 Statinė srovė

Statinė ŽO srovė įvertinama pagal 2.6.1.1 formulę.


$$I_{\dot{z}o_st} = n_{\dot{z}o} I_{1_z\dot{o}} \quad (2.7.1.1)$$

Ten kur $n_{\dot{z}o}$ – elementų skaičius, $I_{1_z\dot{o}}$ - vieno elemento suvartojama srovė. Žinant ŽO-iaus loginių elementų skaičių galima apskaičiuoti ir vieno elemento suvartojama srovę. Matavimas atliekamas pirmiausiai išmatuojant statinę ŽO-iaus srovę kai yra iš projekto išimtas ŽO ir palikti tik valdymo signalai, tada matuojama statinė srovė su 150 ŽO-ių kurių elementų skaičius kinta nuo 40 iki 220 elementų 2.7.1.1 pav.



2.7.1.1 pav. Bendra įrenginio statinė srovė, brūkšnine linija pažymėta tuščio projekto suvartojama statinė srovė

Iš bendros galios atėmus statinę srovę kai iš projekto išimti ŽO gauname osciliatorių statinę srovę 3.7.1.2 pav.




2.7.1.2 pav. Statinės ŽO galios priklausomybė nuo 150-ies ŽO elementų skaičiaus (viso naudota 150 ŽO)

Kaip ir tikėtasi statinė srovė tiesiškai kyla nuo elementų skaičiaus. Toliau pagal (2.7.1.2) formulę apskaičiuojama vieno elemento statinė srovė 2.7.1.3 pav.

$$I_{1_{\check{z}o}} = \frac{I_{bendra}/n_{os}}{n_{\check{z}o}} \quad (2.7.1.2)$$

Ten kur I_{bendra} – bendra išmatuota ŽO-ių srovė, n_{os} – osciliatorių skaičius, $n_{\check{z}o}$ – elementų skaičius.



2.7.1.3 pav. Vieno elemento suvartojama srovė


Kaip matome apskaičiuota vieno elemento srovė nusistovi tarp 13.2-13.4nA. Dėl to imamas aritmetinis vidurkis 13.3nA ir galutinė ŽO-iaus išraiška pavaizduota 2.7.1.3 formulėje.

$$I_{\check{z}o_{st}} = 13.3 \cdot 10^{-9} n_{\check{z}o} \quad (2.7.1.3)$$

Statinės galios svyravimas gali atsirasti dėl matavimo paklaidų bei temperatūros įtakos.

2.7.2 Dinaminė srovė

Dinaminės srovės eksperimentinis tyrimas atliktas taip pat kaip aprašyta praeitame skyriuje. Pirmiausia yra išmatuojama srovė kai yra išjungtas ŽO kas atitinka statinės srovės matavimą. Po to yra išmatuojama srovė įjungus ŽO-ių gautas rezultatas yra statinės ir dinaminės srovės suma. Taigi reikia iš bendro rezultato atimti prieš tai išmatuota statinės srovės reikšmę. Išmatuoti rezultatai pavaizduoti 2.7.2.1 pav.



2.7.2.1 pav. Eksperimentiniai dinaminės (VCCINT) srovės matavimo rezultatai

Kaip matome iš 2.7.2.1 dinaminė ŽO srovė krenta hiperboliniu dėsniumi didėjant naudojamų loginių elementų skaičiui.


3. Keitiklio laikas-kodas realizuojamų programuojama logika tyrimas

Suprojektuotas aproksimuojantis Nutt tipo KLK, kuris realizuotas naudojantis PLM. Suprojektuoto KLK matavimo skiriamąją gebą apsprendžia ŽO-iaus generuojamo signalo periodas. Šiame skyriuje aprašyta:

- Realizuoto Nutt tipo KLK struktūra,
- Metodo aprašymas naudotas KLK suvartojamos srovės modeliavimui,
- Nutt tipo KLK energetinių savybių įvertinimas.

3.1 Keitiklio laikas kodas struktūra

Pasinaudojant Altera Cyclone III PLM realizuotas Nutt tipo KLK. Jo blokinė schema pavaizduota 3.1.1 pav.




3.1.1 pav. KLK blokinė diagrama

Realizuoto KLK blokinė diagrama susideda iš:

- 2 skaitliukų, skirtų patikslinti matuojamo intervalo pradžią bei pabaigą;
- Grubaus skaitliuko;
- ŽO-iaus;
- Frontų detektoriaus;
- Valdymo modulio.


Svarbiausias šio KLK modulis yra frontų detektavimo modulis 3.1.2 pav., nes yra aptinkami bei matuojamo intervalo signalų frontai bei valdomi įjungiami skaitliukai. Frontų detektavimo

schema turi susidėti iš kaip įmanoma mažiau elementų, kadangi didėjant loginių elementų skaičiui, didėja sunaudojama statinė srovė bei atsiranda ilgesni vėlinimai, kas prastina matavimo tikslumą.



3.1.2 pav. KLK frontų detektorius

Frontų detektorius susideda iš 4 D trigeriu, 3 invertorių bei 3 ARBA-NE (NOR) loginių elementų. ModelSim simulatoriumi sumodeliuota frontų detektoriaus veikimo laikinės diagramos yra pavaizduotos 3.1.3 pav.




3.1.3 pav. Frontų detektoriaus laikinė diagrama

Kylantis Start signalo frontas įjungia ŽO bei įjungia Start patikslinimo skaitliuką. Po Start signalo kylančio fronto yra laukiama pirmo atraminio laikmačio signalo teigiamo fronto ir po jo yra išjungiamas ŽO bei aktyvuojamas grubus skaitliukas. Kylantis Stop signalo frontas įjungia ŽO bei Stop patikslinimo skaitliuką. Po Stop signalo kylančio fronto yra laukiama pirmo atraminio laikmačio teigiamo fronto, po kurio yra išjungiami visi skaitliukai bei ŽO.

Valdymo modulis 3.1.4 pav. atlieka keletą funkcijų:

- Įjungia sumavimo modulį;
- Inicializuoja frontų detektavimo modulį;
- Inicializuoja visus skaitliukus.



3.1.4 pav. Valdymo bloko schema

Stop signalo kylantis frontas (matuojamo intervalo pabaiga) įjungia valdymo modulį, kuris valdomas atraminio laikmačio signalu. Praėjus dvejiems atraminio laikmačio taktams, yra įjungiamas sumavimo modulis, kuris suskaičiuoja galutinį laiko rezultatą beįnicializuoja (nustato į pradinę būseną) frontų detektoriaus modulį. Po dviejų tolimesnių atraminio laikmačio taktų (paskaičiavus galutinį rezultatą) yra inicializuojami visi skaitliukai.


3.2 Suvartojamos energijos modeliavimas

KLK srovės suvartojimo tyrimas buvo atliktas pasinaudojant Altera firmos įrankiu „PowerPlay Power Analyzer“ galios simulatoriumi. Tam kad būtų galima tiksliai įvertinti suvartojamą dinaminę srovę, būtina atlikti pilną KLK surinkimą (angl. fitting). Pilnas projekto surinkimas būtinas, nes tik tokiu atveju įvertinami vėlinimai tarp įrenginyje panaudotų, kurie nulemia ŽO dažnį.

KLK suvartojamą dinaminę srovę galima optimizuoti, derinant ŽO elementų skaičių, kuris kartu įtakoja ir KLK skiriamąją gebą. Grubaus atraminio laikmačio periodas taip pat įtakoja suvartojamą dinaminę srovę, bet neįtakoja skiriamosios gebos.


Tiriant atraminio laikmačio įtaką, reikia atkreipti dėmesį į keletą galimų atvejų:

1. Atitinkamas atraminio laikmačio signalo kylantis frontas ateina šiek ankščiau nei Start bei Stop signalų kylantys frontai. Šiuo atveju ŽO bus įjungtas beveik visą atraminio laikmačio periodą. Kuo ilgiau būna įjungtas aukštą dažnį generuojantis ŽO, tuo didesnė gaunama įrenginio suvartojama dinaminė srovė (3.2.1 pav.).




3.2.1 pav. ŽO aktyvavimas beveik visą atraminio laikrodžio periodą

2. Start ir Stop signalų kylantys frontai sutampa su atraminio laikmačio kylančiais frontais. Šiuo atveju ŽO išvis nėra įjungiamas ir suvartojama dinaminė srovė yra minimali 3.2.2 pav.



3.2.2 pav. ŽO aktyvavimas nereikalingas


Matuojamas laiko intervalas, kuris lemia Start ir Stop signalų padėtį atžvilgiu atraminio laikmačio periodų, realaus matavimo metu nėra žinomas, t.y., galimas bet kuris tarpinis atvejis tarp 3.2.1 pav. ir 3.2.2 pav. parodytų situacijų. Tam, kad įvertinti statistiškai vidutinę suvartojamą srovę, tolimesniai tyrimai parinkome atvejį, kai ŽO įjungiamas pusei atraminio laikmačio periodo po Start signalo kylančio fronto, ir pusei periodo po Stop signalo kylančio fronto 3.2.3 pav.



3.3.3 pav. ŽO aktyvuojamas apie pusę atraminio laikmačio periodo trukmės


3.3 Energetinių savybių įvertinimas ir optimizavimas

Matavimai atlikti naudojantis 5, 15 bei 20 elementų dydžio ŽO 3.3.1 pav., 3.3.2 pav., 3.3.3 pav. Šie ŽO atitinka 2.2ns, 6.6ns ir 8.8ns KLK laiko matavimo skiriamąją gebą. Suvartojama KLK srovė įvertinta modeliuojant 3.1.1 pav. pateikto įrenginį „Power Play Analyzer“ galios simulatoriumi. .




3.3.1 pav. Dinaminės srovės priklausomybė nuo atraminio laikrodžio periodo, kai ŽO sudaro 5 elementai

Iš 3.3.1 pav. aiškiai galima atrinkti optimalų atraminio laikmačio periodą kuris minimizuoja Nutt tipo KLK suvartojamą srovę. Tokia pati išvada seka ir paanalizavus suvartojamos srovės priklausomybes nuo atraminio laikmačio periodo ir matuojamo laiko intervalo 3.3.3 pav., 20 elementų dydžio ŽO atveju ir esant diskretizavimo periodui 10.5 ns. Nepatogu yra tai, kad optimalus atraminio laikmačio periodas priklauso nuo matuojamo laiko intervalo. Todėl projektavimo metu parenkant atraminio laikmačio periodą, reikia parinkti kompromisinį variantą, atsižvelgiant į matuojamų laiko intervalų diapazoną ar net prognozuojamą jų tikimybinį skirstinį.




3.3.2 pav. Dinaminės srovės priklausomybė nuo atraminio laikrodžio periodo, kai ŽO sudaro 15 elementų



3.3.3 pav. Dinaminės srovės priklausomybė nuo atraminio laikrodžio periodo, kai ŽO sudaro 20 elementų

Kaip matome iš rezultatų srovė didėjant atraminio laikmačio periodui mažėja iki tam tikros ribos ir po to vėl pradeda kilti. Esant žemam atraminio laikmačio periodui (aukštam dažniui) yra suvartojama aukšta dinaminė srovė būtent dėl jo. Augant atraminio laikmačio periodui, gaunami vis ilgesni laiko intervalai, kurie turi būti patikslinti ŽO generuojamu aukšto dažnio atraminio signalu 3.3.4 pav.



3.3.4 pav. ŽO veikimo laikinės diagramos

4. Išvados

Ištirtos galimybės realizuoti Nutt tipo laiko intervalų matuoklį, panaudojant Altera Cyclone šeimos programuojamos logikos komponentus. Aukšto dažnio atraminio signalo generavimui buvo sintezuojamas ŽO. Nustatyta, kad programuojama logika realizuoto ŽO generuojamo signalo periodas tiesiškai didėja, didinant ŽO loginių elementų skaičių. Taip pat ŽO generuojamo signalo dažnis priklauso nuo PLM surinkimo algoritmų parametrų, generuojamo signalo dažniui ženklios įtakos nedaro.

Ištirtos galimybės minimizuoti energetinius KLK parametrus naudojantis Altera Cyclone III šeimos PLM komponentą. Nustatyta, kad suvartojama ŽO statinė srovė tiesiškai didėja, o dinaminė srovė eksponentiniu dėsnio mažėja, didėjant ŽO elementų skaičiui. Nutt tipo KLK atveju dinaminė srovė turi didesnę įtaką suminei suvartojimai srovei. Optimizuojant KLK suvartojamą srovę, reikia vertinti, kad atraminio signalo periodo, susijusio su ŽO elementų skaičiumi, didinimas mažina laiko intervalo matavimo skiriamąją gebą (pvz., 5 elementų ŽO atitinka 2,7 ns skiriamąją gebą, o 20 elementų – 10.5 ns).

Tyrimo metu nustatyta, kad esant užsiduotai laiko matavimo skiriamajai gebai, kurią apsprendžia ŽO elementų skaičių, galima parinkti optimalų atraminio laikmačio periodą, kuris minimizuoja Nutt tipo KLK suvartojamą srovę. Nustatyta, kad optimalus atraminio laikmačio periodas priklauso nuo matuojamo laiko intervalo trukmės. Tai apsunkena optimalaus periodo parinkimą KLK projektavimo metu. Todėl projektavimo metu, parenkant atraminio laikmačio periodą, reikia parinkti kompromisinį variantą, atsižvelgiant į matuojamų laiko intervalų diapazoną.

Galimi tolimesni KLK tyrimai:

Temperatūra įtakoja ŽO generuojamo signalo dažnį, taigi vertėtų ištirti automatinio ŽO kalibravimo galimybes nuo temperatūros, pvz., kvarciniu generatoriumi, pasižyminčiu mažesniu jautrumu temperatūrai bei senėjimo efektams.

Dėl matuojamo intervalo įtakos energetiniams parametrų, būtų galima nagrinėti automatinio KLK atraminio laikmačio periodo valdymo algoritmo realizavimo galimybes.

Ištirti vėlinimo linijos tipo KLK. Tokio tipo KLK turi turėti aukščiausią laiko matavimo skiriamąją gebą.

Tolimesniam energijos sąnaudų optimizavimui panaudoti ne be paprastus kylančius skaitliukus, bet Grėjaus skaitliukus.

Atlikti didesnės apimties ŽO generuojamo dažnio stabilumo tyrimus dėl PLM senėjimo reiškinių įtakos.

5. Literatūra

- [1] R. Chadha and J. Bhasker, *An ASIC Low Power Primer*. 2013.
- [2] M. P. Mattad, H. Guhilot, and R. K. Kamat, “Area efficient time to digital converter (TDC) architecture with double ring-oscillator technique on FPGA for fluorescence measurement application,” *2011 IEEE Recent Adv. Intell. Comput. Syst. RAICS 2011*, pp. 260–263, 2011.
- [3] D. Tyndall, B. Rae, D. Li, J. Richardson, J. Arlt, and R. Henderson, “Photomultiplier with On-Chip Fluorescence Lifetime,” *Science (80-.)*, pp. 2011–2013, 2012.
- [4] L. M. L. Mingwei, L. G. L. Guosheng, and H. Y. H. Yanguo, “Research on Improving the Accuracy of the Ultrasonic Flow-Meter with Time Difference Method,” *Electr. Control Eng. (ICECE), 2010 Int. Conf.*, no. 2, pp. 1704–1707, 2010.
- [5] K. Ardis, “Welcoming water metering into the 21st,” 2014. [Online]. Available: <http://www.edn.com/design/analog/4436748/Welcoming-water-metering-into-the-21st-century>.
- [6] “Aprašymas Keitiklio Laikas Kodas TDC7200 ‘Time-to-Digital Converter for Time-of-Flight Applications in LIDAR, Magnetostrictive and Flow Meters,’” 2016. [Online]. Available: <http://www.ti.com/lit/ds/symlink/tdc7200.pdf>.
- [7] A. Aguilar, R. García-Olcina, I. Leiva, P. A. Martínez, J. Martos, J. Soret, A. Suárez, J. Torres, J. M. Benlloch, and A. J. González, “Optimization of a Time-to-Digital Converter and a coincidence map algorithm for TOF-PET applications,” *J. Syst. Archit.*, vol. 61, no. 1, pp. 40–48, 2015.
- [8] D. Kim, Y. Choi, and S. Lee, “An improved method of FPGA-based TDC for time-of-flight PET,” *IEEE Nucl. Sci. Symp. Conf. Rec.*, pp. 8–10, 2013.
- [9] M. Tanveer, “Design of Time-to-Digital Converter Circuits for 3D Time-of-Flight Measurements,” Luleå University of Technology.
- [10] D. Vyhlidal and M. Cech, “Time-to-Digital Converter With 2.1-ps RMS Single-Shot Precision and Subpicosecond Long-Term and Temperature Stability,” *IEEE Trans. Instrum. Meas.*, pp. 1–8, 2015.
- [11] Y. H. Kao, C. M. Lai, J. M. Wu, P. C. Huang, P. H. Hsieh, and T. S. Chu, “28.3 A frequency-defined vernier digital-to-time converter for impulse radar systems in 65nm CMOS,” *Dig. Tech. Pap. - IEEE Int. Solid-State Circuits Conf.*, vol. 57, pp. 474–475, 2014.
- [12] A. M. Sabatini and E. Spinielli, “Correlation techniques for digital time-of-flight measurement by airborne ultrasonic rangefinders,” *Intell. Robot. Syst. 94. 'Advanced Robot. Syst. Real World', IROS'94. Proc. IEEE/RSJ/GI Int. Conf.*, vol. 3, pp. 2168–2175, 1994.
- [13] D. Genschow and F. Oder, “A time to digital converter for use in ultra wide band Radar

- sensor nodes,” *Wirel. Sensors Sens. Networks (WiSNet), 2015 IEEE Top. Conf.*, pp. 38–40, 2015.
- [14] A. Jimenez-Irastorza, J. F. Sevillano, F. Arizti, R. Berenguer, and I. Rebollo, “Nonius based time-to-digital converter for low-power RFID sensory systems,” *2011 IEEE Int. Conf. RFID-Technologies Appl. RFID-TA 2011*, pp. 20–26, 2011.
- [15] A. Jimenez-Irastorza, J. F. Sevillano, F. Arizti, I. Rebollo, and R. Berenguer, “Comparative study on time-to-digital converters for low-power RFID tag sensors,” *Microelectronics J.*, vol. 44, no. 10, pp. 912–919, 2013.
- [16] Y. Wang, J. Liu, L. Xie, and G. Wen, “An ultra-low-power oscillator with temperature and process compensation for UHF RFID transponder,” *Radioengineering*, vol. 22, no. 2, pp. 505–510, 2013.
- [17] S. Henzler, *Time-to-Digital Converters*, vol. 53. 2010.
- [18] J. Kalisz, M. Pawlowski, and R. Pelka, “A Multiple-Interpolation Method for Fast and Precise Time Digitizing,” *IEEE Trans. Instrum. Meas.*, vol. IM-35, NO, no. 4, pp. 163–169, 1986.
- [19] K.-T. Huang, Jiun-Lang, Cheng, ““An On-Chip Short-Time Interval Measurement Technique for Testing High-speed Communication Links,” pp. 380–386, 2001.
- [20] T. Xia and J. C. Lo, “On-chip short-time interval measurement system for high-speed signal timing characterization,” *J. Syst. Archit.*, vol. 51, no. 4, pp. 265–276, 2005.
- [21] J. Kalisz, “Review of methods for time interval measurements with picosecond resolution,” *Metrologia*, vol. 41, no. 1, pp. 17–32, 2003.
- [22] K. Maatta and J. Kostamovaara, “A high-precision time-to-digital converter for pulsed time-of-flight laser radar applications\rA high-precision time-to-digital converter for pulsed time-of-flight laser radar applications,” *Instrum. Meas. IEEE Trans.*, vol. 47, no. 2, pp. 521–536, 1998.
- [23] J. Kalisz and R. Pelka, “Improved Time-Interval Counting Techniques for Laser Ranging Systems,” vol. 42, no. 2, pp. 301–303, 1993.
- [24] M. Kang and J. Burm, “Time-domain temperature sensor using two stage vernier type time to digital converter for mobile application,” *ISOCC 2012 - 2012 Int. SoC Des. Conf.*, pp. 431–434, 2012.
- [25] R. K. Kamat, S. A. Shinde, P. K. Gaikwad, and H. Guhilot, *FPGA Based High Resolution Time to Digital Converter*, vol. 9789400718. 2012.
- [26] C.-T. Ko, K.-P. Pun, and A. Gothenberg, “A 5-ps Vernier sub-ranging time-to-digital converter with DNL calibration,” *Microelectronics J.*, vol. 46, no. 12, pp. 1469–1480, 2015.
- [27] K. Katoh, Y. Kobayashi, T. Chujo, J. Wang, E. Li, C. Li, and H. Kobayashi, “A Small Chip

- Area Stochastic Calibration for TDC Using Ring Oscillator,” *J. Electron. Test.*, vol. 30, no. 6, pp. 653–663, 2014.
- [28] M. H. Chung and H. P. Chou, “A Time-to-Digital Converter Using Vernier Delay Line with Time Amplification Technique,” pp. 772–775, 2011.
- [29] V. Daunoras and Ž. Nakutis, “Programuojama logika realizuojamų žiedinių osciliatorių tyrimas,” *E2TA – 2015*, pp. 17–20, 2015.
- [30] V. Daunoras and Ž. Nakutis, “Keitiklio laikas-kodas (KLK) realizuojamo programuojama logika energetinio efektyvumo optimizavimas,” *E2TA - 2016*, pp. 34–39, 2016.
- [31] “Fundamentals of Time Interval Measurements Application Note 200-3.” [Online]. Available: <http://leapsecond.com/hpan/an200-3.pdf>.
- [32] “Chapter 1 Time Interval Measurement Literature Review.” [Online]. Available: <http://www.rrsge.uct.ac.za/members/jon/activities/timcs.pdf>.
- [33] M. P. Mattada and H. Guhilot, “Area efficient vernier Time to Digital Converter(TDC) with improved resolution using identical ring oscillators on FPGA,” *2013 IEEE Int. Conf. "Smart Struct. Syst. ICSSS 2013*, pp. 125–130, 2013.
- [34] H. B. Ustaoulu, S. Ayhün, G. Simitcioğlu, S. Süsler, E. Akay, V. Z. Doğan, Z. Mecitoğlu, H. S. Türkmen, and S. Atamer, “Static and dynamic analysis of plastic fuel tanks used in buses,” *Procedia Eng.*, vol. 101, no. C, pp. 509–517, 2015.
- [35] L. Boccacci, Z. McGill, N. Harm, J. Erazo, and R. Posey, “Polymer Composite Gasoline Tanks,” 2004. [Online]. Available: <http://www.ou.edu/class/che-design/a-design/projects-2004/Gas Tank.pdf>.
- [36] V. Kazanavičius, “REALAUS LAIKO NEARDANČIOSIOS KONTROLĖS SIGNALŲ APDOROJIMO SISTEMA,” KAUNO TECHNOLOGIJOS UNIVERSITETAS, 2005.
- [37] “Aprašymas Keitiklio Laikas Kodas ‘Time-to-Digital-Convert GP22,’” 2012. [Online]. Available: http://www.acam.de/fileadmin/Download/pdf/English/DB_GP22_e.pdf.
- [38] V. Michal, “On the Low-power Design, Stability Improvement and Frequency Estimation of the CMOS Ring Oscillator,” *Radioelektronika (RADIOELEKTRONIKA)*, 2012 22nd Int. Conf., pp. 1–4, 2012.
- [39] Y. Pan, “Ring Oscillator Frequency Measurements Using an Automated Parametric Test System,” *Keithley White Pap.*, vol. 44139, no. 440, pp. 1–12, 2008.
- [40] A. Vyncke, G. Torfs, M. Verbeke, and X. Yin, “An 8-phase 10 GHz Voltage Controlled Ring Oscillator for 40 Gbit / s BiPON Clock-and-Data Recovery,” pp. 2–5, 2015.
- [41] S. Safwat, A. Lotfy, M. Ghoneima, and Y. Ismail, “A 5-10GHz low power bang-bang all digital PLL based on programmable digital loop filter,” *ISCAS 2012 - 2012 IEEE Int. Symp. Circuits Syst.*, pp. 1371–1374, 2012.

- [42] M. Gag, T. Wegner, A. Waschki, and D. Timmermann, "Temperature and on-chip crosstalk measurement using ring oscillators in FPGA," *Proc. 2012 IEEE 15th Int. Symp. Des. Diagnostics Electron. Circuits Syst. DDECS 2012*, pp. 201–204, 2012.
- [43] Z. Abuhamdeh, V. D'Alessandro, R. P. D. Montrone, A. Crouch, and A. Tracy, "Separating temperature effects from ring-oscillator readings to measure true IR-drop on a chip," *Proc. - Int. Test Conf.*, pp. 1–10, 2008.
- [44] E. Boemo and S. López-Buedo, "Thermal monitoring on FPGAs using ring-oscillators," *Lect. Notes Comput. Sci. (including Subser. Lect. Notes Artif. Intell. Lect. Notes Bioinformatics)*, vol. 1304, pp. 69–78, 1997.
- [45] T. Sato, Y. Matsumoto, K. Hirakimoto, M. Komoda, and J. Mano, "A time-slicing ring oscillator for capturing instantaneous delay degradation and power supply voltage drop," *Proc. Cust. Integr. Circuits Conf.*, no. Cicc, pp. 563–566, 2006.
- [46] Y. Sato, M. Monden, Y. Miyake, and S. Kajihara, "Reduction of NBTI-induced degradation on ring oscillators in FPGA," *Proc. IEEE Pacific Rim Int. Symp. Dependable Comput. PRDC*, pp. 59–67, 2014.
- [47] V. Fischer, F. Bernard, N. Bochar, and M. Varchola, "Enhancing security of ring oscillator-based TRNG implemented in FPGA," *Proc. - 2008 Int. Conf. F. Program. Log. Appl. FPL*, vol. 1, pp. 245–250, 2008.
- [48] I. Vasylytsov, E. Hambardzumyan, Y. S. Kim, and B. Karpinskyy, "Fast digital TRNG based on metastable ring oscillator," *Lect. Notes Comput. Sci. (including Subser. Lect. Notes Artif. Intell. Lect. Notes Bioinformatics)*, vol. 5154 LNCS, pp. 164–180, 2008.
- [49] M. Varchola and M. Drutarovsky, "New High Entropy Element for FPGA Based True Random Number Generators," *Cryptogr. Hardw. Embed. Syst. - CHES 2010. LNCS 6225*, pp. 351 – 65, 2010.
- [50] L. Feiten, A. Spilla, M. Sauer, and T. Schubert, "Analysis of Ring Oscillator PUFs on 60nm FPGAs," *Trudevice2013*, no. 1, pp. 1–6, 2013.
- [51] J. L. Zhang, G. Qu, Y. Q. Lv, and Q. Zhou, "A survey on silicon PUFs and recent advances in ring oscillator PUFs," *J. Comput. Sci. Technol.*, vol. 29, no. 4, pp. 664–678, 2014.
- [52] A. Maiti and P. Schaumont, "Improved ring oscillator PUF: An FPGA-friendly secure primitive," *J. Cryptol.*, vol. 24, no. 2, pp. 375–397, 2011.
- [53] Altera, "FPGA Power Management and Modeling Techniques," *FPGA Power Management and Modeling Techniques*, 2010. [Online]. Available: https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/wp/wp-01044.pdf.
- [54] C. W. Zhang and L. Forbes, "Simulation of timing jitter in ring oscillators," *Proc. 15th Bienn.*

- Univ. Ind. Microelectron. Symp. (Cat. No.03CH37488)*, vol. 51, no. 4, pp. 769–784, 2003.
- [55] M. Shoaran, A. Tajalli, M. Alioto, and Y. Leblebici, “Jitter analysis and measurement in subthreshold source-coupled differential ring oscillators,” *Proc. - IEEE Int. Symp. Circuits Syst.*, vol. 2015-July, pp. 157–160, 2015.
- [56] “Cyclone III Device Datasheet,” 2012. [Online]. Available: https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/hb/cyc3/cyc3_ciii52001.pdf.
- [57] “Principinè maketo schema ‘Cyclone III Starter Board,’” 2007. [Online]. Available: <http://www.terasic.com.tw/cgi-bin/page/archive.pl?No=372&PartNo=4&TimeStamp=1463942722>.
- [58] Altera, “Cyclone V Device Handbook,” no. January, pp. 1–66, 2014.

6. Priedai

6.1 Žiedinio osciliatoriaus aprašas Verilog kalba

```
module ziedinis(input enable,
output Ziedinis_OSC);

parameter size=300; //osciliatoriaus dydis
parameter osnr =1; //osciliatorius kiekis
wire b[osnr-1:0]/* synthesis keep = 1 */;
wire [osnr-1:0] a[size-1:0]/* synthesis keep = 1 */;
genvar i,j/* synthesis keep = 1 */;

generate
for (j=0; j<osnr; j=j+1)
begin : osc
for (i=1; i<size; i=i+1)
begin : ringosc
assign a[i][j] = a[i-1][j]/* synthesis keep = 1 */;
end
endgenerate

not(a[0][j],b[j]);
and(b[j],enable,a[size-1][j]);
assign Ziedinis_OSC= a[size-1][j]/* synthesis keep = 1 */;
end
endmodule
```

6.2 Rezultato apskaičiavimo modulio aprašas Verilog kalba

```
module sumavimas(enable,teigiamas_f,neigiamas_f,grubus,Laikas);

parameter size_frontu=8;//skaitliukų dydis bit
parameter size_grubus=8;//grubaus skaitliuko dydis bit
parameter daugiklis=10;
parameter koef=50;/*koeficientas nurodo kiek kartu ZO daznis yra didesnis uz atraminio clock */

input enable;
input [size_frontu-1:0] neigiamas_f;
input [size_frontu-1:0] teigiamas_f;
input [size_frontu-1:0] grubus;
reg [size_frontu-1:0] teigiamas_f_laik;
output reg [size_grubus-1:0] Laikas;
always @(posedge enable) begin
Laikas<=(grubus*koef)+(teigiamas_f-neigiamas_f)*daugiklis;
end
```

```
endmodule
```

6.3 Skaitliukų aprašas Verilog kalba

```
module Nskaitliukas(gate,clk,clear,Q,OW);
```

```
parameter size=8;
```

```
input gate,clk,clear;
```

```
output reg [size-1:0] Q;
```

```
output reg OW;
```

```
always @(posedge clk or posedge clear) begin
```

```
if (clear) begin
```

```
Q<=0;
```

```
OW<=0;
```

```
end
```

```
else if (gate==1) begin
```

```
if (Q==(2**size)-1) begin
```

```
OW<=1; end
```

```
else begin Q<=Q+1;
```

```
end
```

```
end
```


```
end
```

```
endmodule
```


6.4 Mokslinės publikacijos darbo tema

- Vytautas Daunoras, Žilvinas Nakutis Programuojama logika realizuojamų žiedinių osciliatorių tyrimas. E2TA-2015 : Elektronika, elektra, telekomunikacijos, automatika. Kaunas : Kauno technologijos universitetas, 2015. p. 13-16. ISBN: 9786090211335.
- Vytautas Daunoras, Žilvinas Nakutis Keitiklio laikas-kodas (KLK) realizuojamo programuojama logika energetinio efektyvumo optimizavimas. E2TA-2016 : Elektronika, elektra, telekomunikacijos, automatika. Kaunas : Kauno technologijos universitetas, 2016. p. 34-39. ISSN: 2351-6275

6.5 Diplomai



6.5.1 pav. Diplomas, liudijantis apie dalyvavimą tarptautinėje mokslinėje konferencijoje. E2TA-2015: Elektronika, elektra, telekomunikacijos, automatika



DIPLOMA


Vytautas Daunoras

Prepared and presented a paper in the conference

E²TA - 2016

On the topic:

**Keitiklio laikas-kodas (KLK)
realizuojamo programuojama logika
energetinio efektyvumo
optimizavimas**


Prof. Algimantas Valinevičius
Chairman of the organizing committee
Dean of the Electronics and Electrical Engineering Faculty

K a u n a s, 2016 04 28

a

b

6.5.2 pav. Diplomas, liudijantis apie dalyvavimą tarptautinėje mokslinėje konferencijoje. E2TA-2016: Elektronika, elektra, telekomunikacijos, automatika